

UNIVERSITE DE LIMOGES

Ecole Doctorale Science Technologie Santé

Faculté des Sciences et Techniques

Laboratoire XLIM/C²S²/ESTE CNRS 6172

Année : 2006

N° 2006-20

THESE

Pour obtenir le grade de

DOCTEUR DE L'UNIVERSITE DE LIMOGES

Discipline : Electroniques des Hautes Fréquences et Optoélectronique

Présentée et soutenue publiquement par

Olivier PAJONA

Le 29 Mai 2006

Transistors HEMT Métamorphiques sur substrat GaAs pour applications de télécommunications à très haut débit : Mesures statiques et dynamiques pour intégration des effets parasites dans des modèles.

Directeurs de Thèse : Christelle AUPETIT-BERTHELEMOT

Jean Michel DUMAS

JURY :

M. Henri HAPPY, Pr., Université Lille 1,	Rapporteur
M ^{me} Nathalie MALBERT, MCF-HDR, Université Bordeaux I	Rapporteur
M Michel PRIGENT, Pr., Université de Limoges	Examineur
M René LEFEVRE, Ingénieur, Alcatel-Thalès III-V Lab Marcoussis	Examineur
M ^{me} Christelle AUPETIT-BERTHELEMOT, MFC, Université de Limoges	Examineur
M Jean-Michel DUMAS, Pr., Université de Limoges	Examineur
M Jean-Luc MURARO, Ingénieur, Alcatel Alenia Space, Toulouse	invité

Remerciements

Cette thèse a été effectuée au sein du laboratoire GESTE de l'ENSIL-Université de Limoges, (actuellement : XLIM/C²S²-projet ESTE). A ce titre, je souhaiterais remercier M. Jean-Michel Dumas, responsable de ESTE.

J'adresse également mes remerciements aux directeurs de l'ENSIL (MM Fray et Leprat) pour m'avoir accueilli dans les locaux de l'ENSIL.

Je tiens à adresser à Christelle Aupetit-Berthelemot, mes plus grands et plus sincères remerciements. Sans elle le travail présenté dans ce document n'aurait sans doute pas eu la même forme. Pendant les presque trois années où elle fut mon co-directeur de thèse, elle fut à la fois une oreille attentive face aux différents problèmes rencontrés, et une source de solutions sur des aspects aussi bien techniques que pratiques, Merci.

Je remercie particulièrement Nathalie Malbert du laboratoire IXL et Henri Happy du laboratoire IEMN d'avoir accepté d'être mes rapporteurs et qui ont, en plus, comme points communs, un très grand sérieux couplé à une grande gentillesse.

Je suis également reconnaissant à Michel Prigent, pour l'intérêt qu'il a accordé à ce travail en acceptant de le juger et de présider ce jury.

Un grand merci également à René Lefevre, pour avoir accepté d'être examinateur de ma thèse, mais surtout pour ces trois années durant lesquelles je l'ai côtoyé dans le cadre du projet HEMERODE. Chacune des réunions fut pour moi l'occasion d'enrichir mes connaissances grâce à lui. Sa patience et sa gentillesse sont à l'égal de son savoir : Immense

Je tiens à témoigner ma reconnaissance à Jean-Luc Muraro qui a accepté de participer à ce jury en tant qu'invité.

Une thèse est aussi un travail d'équipe. Je tiens à ce titre à remercier Marie-Sandrine Denis, Vahid Meghdadi, Anne Julien-Vergonjanne, Jean-pierre Cances et Valérie

Madrangéas qui mirent tous du temps à ma disposition pour résoudre une foule de problèmes petits et moins petits.

Un très grand merci également à Guillaume Ferré, mon collègue (qui a dit victime ?) du bureau I.210. Le temps passé face à lui fut enrichissant tant sur le plan technique que sur le plan humain. Je ne compte plus les fous rires partagés avec toi sur les différents événements qui animèrent notre bureau pendant ces longs mois (crash informatique, clés perdues, ventilateur démonté au profit de la science etc...). Merci à toi et souviens toi « Face à la mer... Wake me up before.... ».

Je tiens également à remercier tous les autres compagnons de thèse que j'ai croisés pendant ces trois ans et avec qui j'ai partagé soutien technique et cafés. Merci à Younes, Claire, Michaël, Naufal, Syed et Amyr.

Je tiens également à manifester ma reconnaissance à tous les membres du personnel de l'Université de Limoges et de l'ENSIL, qui m'ont permis d'effectuer cette thèse dans d'excellentes conditions.

Enfin je tiens à remercier celle qui partage ma vie et qui l'égaie au quotidien, Anne-Christelle. Son soutien pendant ma thèse, et notamment pendant la rédaction fut précieux.

Je terminerais en adressant à mes parents et à ma sœur un grand merci, pour tout et plus encore.

SOMMAIRE GENERAL

Introduction générale..... 1

**CHAPITRE I Présentation du HEMPT Métamorphique
METAMORPHIQUE5**

**CHAPITRE II Caractérisation, Effets parasite et
Automatisation des bancs de mesure.....57**

**CHAPITRE III Caractérisation et Amélioration des performances
..... 110**

CHAPITRE IV Modélisation et Simulation..... 198

Conclusion générale240

Introduction générale

Les fonctions toujours plus nombreuses de l'électronique hyperfréquence, nécessitent des composants fonctionnant à des fréquences très élevées et pouvant délivrer une importante puissance de sortie.

L'utilisation des technologies hyperfréquences à longterm a été destinée quasiment exclusivement à des fins militaires (Radar, guidage, etc...). Mais avec le développement de la téléphonie mobile, et plus généralement, des réseaux et de tous les systèmes de télécommunication, les applications hyperfréquences ont envahi le domaine grand public, et on leur trouve sans cesse de nouvelles utilisations (radar pour voiture, GPS, etc...). Parmi ces systèmes hyperfréquences, une place importante est consacrée aux liaisons optiques haut débit qui profitent de la grande bande passante qu'est la fibre. Les difficultés majeures se situent sur les modules d'émission et de réception, regroupant l'électronique rapide et les fonctions optoélectroniques.

Le besoin de montée en fréquence des transistors, au cœur de ces applications, a nécessité d'explorer d'autres voies que celle du traditionnel Silicium. La communauté scientifique s'est intéressée à des matériaux plus performants, dits matériaux III-V (car issus des colonnes III et V du tableau de classification périodique des éléments).

Les composants sur substrats InP ont montré leur capacité à monter en fréquence et à répondre aux besoins de ces applications. Le coût de ce substrat demeure cependant encore très élevé, et on le réserve donc à des marchés très spécifiques. La recherche et le développement des composants sur substrats GaAs ont donc été très motivés car ce substrat est à la fois moins cher, disponible en plus grande taille et moins fragile. Le facteur d'échelle en terme de coût dépasse dix.

Le travail effectué dans cette thèse s'est déroulé en partenariat avec plusieurs industriels, dans le cadre du projet RNRT HEMERODE (HEmt Métamorphique pour Emetteur et Récepteur Optoélectronique à haut Débit) qui avait entre autre comme objectif, la validation de la filière technologique HEMT Métamorphique sur GaAs, pour la réalisation de

modules émetteurs et récepteurs, dans le cadre de communications optiques à très haut débit (50 Gbit/s).

Les différents composants mesurés et analysés dans ce travail proviennent du fondeur OMMIC qui était également contractant principal du projet HEMERODE.

Le travail présenté dans ce manuscrit s'articule autour de deux grands axes.

Le premier a consisté en une phase de mesures, de caractérisations et d'analyse de plusieurs variantes technologiques du MHEMT. L'amélioration des performances des composants s'est faite via une optimisation de la géométrie de grille (longueur, profondeur du recess, centrage) et via une optimisation des couches actives et passives (canal composite, épaisseur de la couche barrière).

Le second axe de recherche a été la modélisation de plusieurs effets parasites statiques et dynamiques des composants. Les modèles de ces différents défauts ont été conçus sous le logiciel HPADS[®] pour pouvoir être rajoutés aux modèles des MHEMTs, fournis par OMMIC avec les composants, pour la simulation et la conception.

Ce manuscrit se divise en quatre parties.

Dans un premier chapitre, le projet HEMERODE et ses différents objectifs seront présentés. Nous rappellerons dans ce chapitre l'intérêt des composants III-V, les différentes familles de transistors à effet de champs et leur évolution jusqu'au MHEMT. Le principe du HEMT et les équations régissant son fonctionnement seront également rappelés. Les caractéristiques clés des composants que sont la fréquence de coupure du gain en courant f_t , la fréquence de coupure du gain en puissance f_{max} , la transconductance intrinsèque G_m , la conductance de sortie intrinsèque G_d et les tensions de claquage en mode ouvert « On-state » et pincé « Off-state » sont également expliqués. Les liens entre ces caractéristiques et les paramètres physiques et géométriques des composants sont également rappelés.

Dans le deuxième chapitre, nous commençons par présenter les différents effets parasites auxquels nous nous sommes intéressés. L'ionisation par impact, ainsi que ses conséquences (kink, cloche de courant de grille) y sont détaillées et expliquées. Les défauts de commutation retardée de grille (gate-lag) et de drain (drain-lag) sont présentés avec leurs origines. Enfin, les mécanismes de claquage dans le MHEMT sont décrits et expliqués. Les différents bancs de mesures utilisés pour effectuer toutes ces caractérisations sont décrits, ainsi que les améliorations qui y ont été apportées.

Le troisième chapitre présente l'ensemble des mesures effectuées. Les gains apportés par les différentes optimisations effectuées sur le MHEMT, y sont discutés. Le courant de grille, de drain, la transconductance, conductance de sortie et les pièges trouvés dans les couches sont mesurés et comparés pour mettre en évidence les avantages de chaque structure. On montrera l'évolution des tensions de claquage du HEMT Métamorphique avec l'optimisation technologique effectuée. Nous montrons dans ce chapitre l'importance de la géométrie de grille et de la nature du canal sur les tensions de claquage en mode « On-state » et « Off-state » des composants.

Les effets parasites des composants ne sont pas toujours intégrés aux bibliothèques de modèles standard fournies par les fondeurs. Il a cependant déjà été montré l'impact système que pouvaient avoir ces défauts. Dans le dernier chapitre, nous présentons différents modèles pour la simulation des défauts statiques (ionisation par impact, kink, cloche d'ionisation) et dynamiques (gate-lag, drain-lag). Enfin, un modèle permettant d'intégrer les mesures de tensions de claquages des transistors, dans la simulation et la conception des circuits, est présent

CHAPITRE I

Présentation du HEMT Métamorphique

Introduction	9
I. Contexte de l'étude	11
1) Le projet HEMERODE	11
2) Intégration du travail de thèse dans le projet.....	15
II. Les matériaux III-V	15
1) Propriétés cristallines des matériaux III-V	15
2) Bandes d'énergie	16
3) Propriétés de transport de l'InGaAs	17
III. Dispositifs électroniques de base - choix du MHEMT	19
1) Transistors à Effet de Champ sur substrat GaAs.....	19
A. Le MESFET [8].....	19
B. Le MISFET	20
C. Le JFET	21
D. Le HFET	21
2) Présentation du HEMT [7,21].....	22
A. L'hétérojonction [25,26]	24
B. Fonctionnement du transistor	35
3) Du HEMT au MHEMT.....	42
IV. Paramètres clés du transistor	45
1) Les grandeurs caractéristiques des transistors.....	45
A. Fréquence de coupure.....	45
B. Transconductance	46
C. Conductance de sortie.....	46
D. Tension de claquage	47
2) Influence des paramètres technologiques et de process sur les grandeurs caractéristiques des transistor.....	47
3) Un compromis à faire	49
Conclusion	51
Références	53

Introduction

Le travail présenté dans ce document a été effectué dans le cadre du projet RNRT HEMERODE (HEM_t Métamorphique pour Emetteur et Récepteur Optoélectronique à haut Débit).

Le projet HEMERODE proposait de valider l'apport de la technologie HEMT Métamorphique (HEMT InP épitaxié sur substrat AsGa industriel) pour répondre aux besoins d'amplificateurs très performants entrant dans la composition des modules émetteur et récepteur des systèmes optiques longue distance et haut débits (50 Gbit/s). La technologie HEMT Métamorphique offre en effet un facteur de mérite 4 fois plus élevé que la technologie AsGa, ce qui devrait permettre la réalisation d'amplificateurs à plus large bande passante, présentant de fortes tensions de sortie, ainsi que des possibilités de contrôle de gain efficace, autant de conditions nécessaires pour réaliser un émetteur incluant un modulateur au Niobate de Lithium, ainsi qu'un récepteur ayant une bonne sensibilité.

Un objectif important de ce projet était de confirmer le potentiel de la technologie HEMT Métamorphique à produire simultanément une grande fréquence de coupure ($f_t > 160$ GHz) et une excellente tenue en tension (> 6 V).

L'utilisation de cette technologie pour la réalisation de circuits à l'émission et à la réception devait notamment permettre de gagner plus de 3 dB dans le bilan de liaison, et d'économiser ainsi sur la régénération en ligne. Par ailleurs, ce contexte d'utilisation implique la disponibilité de modulateurs en niobate de lithium et de photo-détecteurs performants, qui ont été développés par les partenaires du projet.

Précisément, les objets réalisés devaient répondre aux spécifications qui sont celles remplies actuellement par les systèmes DWDM fonctionnant en Nx12.5 Gbit/s, à savoir une ouverture d'œil de 85 % (en amplitude et en temps), alliée à un taux d'extinction d'au moins 12 dB. C'est la prise en compte de ces exigences pour le Nx50 Gbit/s qui impose le changement de technologie micro-électronique. Les technologies AsGa actuelles ne peuvent guère s'appliquer, pour ces débits, que pour des liaisons optiques plus courtes (réseau métropolitain par exemple). C'est de ce constat qu'a découlé la proposition du projet HEMERODE d'utiliser la technologie HEMT Métamorphique qui présente, à cet égard, les caractéristiques requises.

On se propose, dans ce chapitre, de détailler dans une première partie le projet HEMERODE en rapportant la démarche suivie et le rôle de chaque partenaire, puis de présenter la structure HEMT Métamorphique en la déclinant du matériau jusqu'à la réalisation du composant.

Dans une seconde partie, nous effectuons un bref rappel des propriétés des matériaux III-V constituant les différentes couches des transistors MHEMTs étudiés.

Dans une troisième partie nous présenterons les différents types de transistors, depuis le MESFET et leur évolution jusqu'au MHEMT.

Enfin dans la dernière partie, nous dresserons un inventaire des paramètres systèmes des composants et nous détaillerons leur relation avec les différents paramètres technologiques des composants étudiés (type de la couche active, géométrie...)

I. Contexte de l'étude

1) Le projet HEMERODE

Le projet HEMERODE est un projet RNRT qui a été labellisé en 2002. Les partenaires impliqués étaient ALCATEL-OPTO+ (actuel Alcatel-Thales III-V lab), PHILIPS OMMIC (contractant principal), PHOTLINE, 1 laboratoire de l'université de Lille 1 (IEMN), 2 laboratoires de l'université de Limoges : l'équipe Circuits et Dispositifs microondes (CDM) de l'Institut de Recherche en Communications Optiques et Microondes (IRCOM) (actuellement : XLIM-MINACOM) et le Groupe d'Etude des Systèmes de Télécommunications de l'ENSIL (GESTE); Ecole Nationale Supérieure d'Ingénieurs de Limoges (Actuellement : XLIM-département C²S²-projet ESTE).

L'objectif du projet est la conception puis la réalisation de modules émetteur et récepteur micro-optoélectroniques performants permettant la transmission à longue distance, sur une fibre monomode à 1,55 μm , de données numériques à un débit de 50 Gbit/s. Les objectifs se déclinent comme suit :

➤ *Technologie HEMT Métamorphique et Circuits microélectroniques*

Le but de ce projet implique donc, on l'a vu, l'utilisation de la micro-électronique HEMT Métamorphique qui possède un facteur de mérite environ 4 fois plus élevé que l'AsGa.

Actuellement les circuits driver et récepteurs sont réalisés à base de micro-électronique AsGa, technologie largement répandue dans les fonderies, mais dont les performances (fréquence de coupure f_t de 95 GHz et tension de claquage de 10 V) ne répondent pas aux besoins des systèmes optiques 50 Gbit/s industriellement viables.

L'ensemble des acteurs qui travaillent sur ce sujet propose des amplificateurs dont les performances sont aux limites des possibilités de cette technologie et qui ne permettent pas de remplir les spécifications devenues sévères en terme d'ouverture de diagramme de l'œil (bruit d'amplitude et gigue temporelle) et de rapport d'extinction pour un système 50 Gbit/s exploitable par un opérateur, du fait de la recherche d'un taux d'erreur inférieur à 10^{-12} hors correction.

Le projet HEMERODE se propose donc de mettre à profit les performances de la technologie HEMT Métamorphique ($f_t > 160$ GHz, tension de claquage > 8 V), en cours de développement chez Philips OMMIC. A partir de cette technologie, 2 circuits intégrés micro-électroniques sont réalisés, à savoir : un circuit de commande de modulateur "niobate" à l'émission, et un amplificateur "transimpédance" à la réception. Pour ces 2 amplificateurs, un contrôle du gain (environ 6 dB de dynamique sur 26 dB de gain) sans détérioration sensible de la bande passante sera étudié dans le but de contrôler le niveau de sortie appliqué au modulateur, à l'émission, et de maintenir un niveau constant sur la bascule de décision, à la réception.

Enfin, les bandes passantes visées pour ces deux circuits sont de l'ordre de 75 GHz, avec des tensions de sorties pouvant aller jusqu'à 6 Vcc (pour l'émetteur) ; l'un des points importants concernant cet objectif étant l'ajustement de la technologie HEMT Métamorphique dans le but de maximiser le couple " f_t / tension de claquage".

➤ Composants optiques

Dans le domaine des composants optiques, le modulateur au niobate de lithium, qui est proposé pour équiper le module Emetteur du projet HEMERODE, est reconnu comme étant un composant optique particulièrement bien adapté pour les liaisons très longues distances, tant à 10, qu'à 50 Gbit/s. Il implique cependant des tensions de commande maximales de l'ordre de 6 à 7 Vcc, entre 43 et 50 Gbit/s. Par ailleurs, les modulateurs disponibles ont encore trop de pertes électriques, ce qui amène à des tensions de commande encore élevées. A titre d'exemple, les meilleurs émetteurs actuels offrent environ 72 à 75 % d'ouverture d'œil, ce qui reste insuffisant.

Le projet HEMERODE vise pour cela la réalisation de modulateurs "niobate de lithium" selon une nouvelle architecture proposée par Photline. Ces composants seront notamment caractérisés par de faibles tensions de commande, en association avec des circuits réalisables par la technologie HEMT Métamorphique, aux spécifications données pour l'émission.

En ce qui concerne la Réception, il apparaît intéressant, pour des raisons de coût, de supprimer l'amplificateur optique en tête du photorécepteur. Cela conduira donc à la réalisation de photodétecteurs visant une sensibilité typique de -10 dBm, pour un taux d'erreur de 10^{-12} .

➤ Technologies d'assemblage

L'optimisation des fonctions électro-optiques d'émission et de réception, en étudiant particulièrement l'association des éléments électroniques et opto-électroniques, est un autre axe fort de développement retenu pour le projet HEMERODE. En effet, le projet RNRT ERMIONE a clairement démontré, pour augmenter la performance, l'intérêt d'intégrer, dans des mêmes boîtiers, "driver + modulateur", d'une part, "photodiode + amplificateur transimpédance", d'autre part.

Cette démarche sera donc reprise dans le projet HEMERODE. En effet, au delà de l'amélioration des performances apportée par l'utilisation de la micro-électronique HEMT Métamorphique (élargissement de la bande passante, obtention de fortes tensions de sortie, contrôle de gain large bande), il est également important d'adapter les circuits micro-électroniques issus de cette technologie aux composants optiques avec lesquels ils s'interfaceront et d'améliorer les performances des boîtiers.

L'encapsulation des puces circuits dans des boîtiers miniatures sera tout particulièrement étudiée. Cette approche permet notamment d'introduire la technologie "bump" pour augmenter les performances, en particulier du point de vue de la gigue de phase. Les mêmes concepts seront appliqués pour le photorécepteur. Ces innovations doivent conduire à un assemblage de type "industriel", condition pour obtenir une bonne reproductibilité de fabrication.

➤ Caractérisation et tests

Les partenaires disposent de moyens de caractérisation indispensable pour le bon déroulement du projet comme décrits ci-après :

L'université de Limoges-GESTE dispose de moyens de mesures statiques, dynamiques (fréquentiels, impulsionnels et en régime pseudo-aléatoire de quelques Kbit/s à 155 Mbit/s sous pointes) permettant de caractériser les effets parasites de commutation retardée, entre autre.

PHOTLINE dispose, pour effectuer les tests du modulateur électro-optique, de moyens de caractérisation optique (banc de mesure de pertes optiques, banc de coup-lage fibres-guides) de moyens de caractérisation micro-onde jusqu'à 40GHz. La société se dote actuellement d'un banc de mesure de profil d'indice plan et se dotera sous peu d'un analyseur vectoriel fonctionnant au delà de 65GHz.

L'IEMN dispose de moyens de caractérisation hyperfréquence permettant la mesure des paramètres-S de 0.5 à 110 GHz, la mesure de bruit de 6 à 40 GHz (fréquence variable) et de 60 à 94 GHz par point de fréquence fixe. Ces moyens seront utilisés pour les caractérisations hyperfréquences en régime faible signal des composants ainsi que des circuits électroniques réalisés dans le cadre de ce projet.

ALCATEL-OPTO+ dispose des moyens de tests électriques jusqu'à 65GHz (paramètres S) et optiques jusqu'à 50 Gbit/s (mesure du diagramme de l'oeil) pour le test des circuits et des modules réalisés dans ce projet.

ALCATEL-UTP dispose de moyens de mesure de taux d'erreur dans le système d'émission/réception optique final.

Dans ce qui précède, l'accent a été mis sur les enjeux importants, ainsi que les exigences fortes, attachés aux différents éléments à développer dans le cadre du projet HEMERODE. L'atteinte de ces objectifs ambitieux implique donc d'organiser soigneusement les phases de contrôle et de validation qui interviendront tout au long du projet. Celles-ci seront articulées en quatre volets de caractérisations et de tests, comme décrits ci-après :

- ☞ Circuits Micro-Electronique : Test sur tranche particulièrement en numérique grand signal.

- ☞ Composants Optiques : les composants optiques seront caractérisés à la fois en termes de guidage optique, de réponse micro-onde, et de performances électro-optiques. Ces tests seront effectués dans une première étape de façon individuelle (sans driver) puis sous forme de modules incluant les modulateurs et les drivers dans le même boîtier. Les résultats de chaque étape seront confrontés systématiquement aux modélisations et aux spécifications prévues.

- ☞ Modules : Caractérisation numériques en grand signal : mesure de l'ouverture de l'œil électrique et optique, mesures de bruit et de la réponse impulsionnelle à la réception.

- ☞ Systemes : après avoir été caractérisés isolément (phase de caractérisation "Modules"), l'ensemble "Emetteur/Récepteur", sera inséré dans une chaîne de démonstration "Systemes". Les tests seront menés sur le démonstrateur d'Alcatel - CIT, dans une gamme de débits allant de 43 à 50 Gbit/s.

2) Intégration du travail de thèse dans le projet

Le partenaire GESTE, au cours du projet, était chargé d'effectuer toutes les mesures permettant d'évaluer la filière MHEMT. Ce rôle consistait à mesurer les composants de manière statique puis à extraire les effets parasites présents.

En premier lieu il s'agissait de fournir l'ensemble des performances (courant de drain de grille, tensions de claquage, conductance de sortie, transconductance...) puis de quantifier les commutations retardées de grille et de drain.

Une deuxième phase a consisté à développer les modèles des effets parasites inventoriés, des tensions de claquage et de l'excès de courant de grille, sous forme de boîtes noires qui pouvaient être intégrées dans la bibliothèque fournie par le fondeur.

II. Les matériaux III-V

1) Propriétés cristallines des matériaux III-V

Les HEMTs sur InP ont montré leur capacité à pouvoir être utilisés pour les applications optiques à très haut débit [1]. Malheureusement, les substrats InP demeurent encore nettement plus chers et plus fragiles que les substrats GaAs. Le développement de transistors offrant les avantages de ces deux matériaux est donc apparu nécessaire.

La croissance d'empilements de couches de matériaux ternaires sur les substrats en GaAs étant permise par les techniques d'épitaxie, les recherches se sont orientées vers les matériaux convenant aux transmissions à très haut débits (50 Gbits/s), en particulier l'InGaAs et l'AlInAs.

Il a été montré [2-3] que lorsque la couche épitaxiée sur le substrat est désaccordée, la contrainte élastique due au désaccord de maille modifie fortement les propriétés optiques et électriques, en particulier l'énergie de la bande interdite du matériau. Pour s'affranchir de ces problèmes, une couche barrière en AlInAs utilisant un gradient d'indice a été épitaxiée sur le substrat en GaAs pour permettre un bon accord de maille entre le substrat et le canal. La Figure I présente l'énergie de bande interdite en fonction de la constante de réseau pour divers matériaux III-V que les épitaxieurs utilisent pour réaliser les structures.




Figure I : Energie de bande interdite en fonction de la constante de réseau pour divers matériaux III-V [5]

L' $\text{Al}_{0,60}\text{In}_{0,40}\text{As}$ possède une très grande largeur de bande interdite (1,72 eV). Son utilisation en tant que barrière pour l'hétérojonction $\text{AlInAs}/\text{GaInAs}$ apparaît donc possible. La discontinuité de bandes de conduction de cette hétérostructure est telle qu'elle permet, comme nous le préciserons ultérieurement, une grande concentration d'électrons dans le puits de potentiel formé à l'interface entre ces deux matériaux.

2) Bandes d'énergie

Contrairement au Silicium et au Germanium, les matériaux III-V auxquels nous nous intéressons (AlInAs , GaInAs ...) ont une structure de bande interdite [5] directe qui leur confère certains avantages pour la réalisation de composants actifs utilisés dans les modules d'extrémités d'une liaison optique. C'est à dire que la transition, recombinaison des électrons de la bande de conduction avec les trous de la bande de valence, s'effectue avec conservation de l'énergie et de la quantité de mouvement.

3) Propriétés de transport de l'InGaAs

Les vitesses de dérive de l'InGaAs présentent une meilleure caractéristique que pour le GaAs et le Silicium comme le montre la Figure II. En effet, la vitesse augmente rapidement sous faible champ électrique, atteint une valeur pic puis décroît pour se stabiliser à une valeur de saturation sous fort champ.




Figure II : Vitesse de dérive en fonction du champ électrique pour les matériaux non dopés [7].

Ainsi, on peut distinguer deux régimes dans la forme de la caractéristique liant la vitesse de dérive et le champ électrique appliqué :

- région linéaire (champ électrique faible) :

La forte courbure de la bande de conduction au voisinage de son minimum en $k=0$ conduit à des masses effectives très faibles et donc à une mobilité électronique importante. La vitesse varie donc linéairement en fonction du champ électrique.

- région de saturation de vitesse (champ électrique élevé) :

Lorsque le champ électrique devient important, les électrons acquièrent une énergie suffisante pour les porter au niveau énergétique des vallées satellites. Sous

une impulsion supplémentaire (collision avec un phonon) ils sont transférés vers une de ces vallées. Leur masse effective augmente et leur mobilité est plus faible. Cette situation explique le phénomène de saturation de vitesse de transport des électrons observé dans les matériaux III-V.

Ces performances sont très importantes pour les transistors à grille très courte et permettent d'entrevoir de bonnes performances pour les FET à canal InGaAs.

L'InGaAs est un matériau qui possède les caractéristiques requises pour la réalisation du canal d'un FET.

En effet, la mobilité électronique de l'InGaAs : $\mu_n \sim 10000 \text{ cm}^2/\text{V.s}$ à 300 K, ainsi que sa vitesse pic importante et son énergie de bande interdite (0,75 eV) permettent d'entrevoir la réalisation de transistors très rapides.

La hauteur de barrière *Schottky* (0,5 à 0,8 eV à 300 K) de l'AlInAs permet d'obtenir une caractéristique de diode de bonne qualité.

III. Dispositifs électroniques de base - choix du MHEMT

1) Transistors à Effet de Champ sur substrat GaAs

Le transistor à effet de champ (FET) pourrait être défini sommairement comme un bloc de semiconducteur dont la conductance est contrôlée par un champ électrique appliqué perpendiculairement au sens du courant. Plus précisément, le FET est constitué d'une couche de semiconducteur, le canal, dans lequel les porteurs circulent entre deux contacts ohmiques, la source et le drain, sous l'action d'une différence de potentiel V_{ds} . La polarisation V_{gs} d'une électrode de grille permet de contrôler la section du canal, et donc le courant I_d qui y circule.

Un bref descriptif des différentes structures de transistor à effet de champ, élaborées selon ce principe, mais se différenciant par la manière de contrôler le courant dans le canal et par la structure du canal, est présenté ci-après.

A. Le MESFET [8]

Le **MESFET** (**ME**tal **S**emiconductor **F**ield **E**ffect **T**ransistor) est la structure la plus simple pour un transistor à effet de champ et la première à avoir été réalisée sur GaAs.

De manière théorique, un MESFET est constitué d'un barreau de semiconducteur de type « N », sur lequel sont réalisés, à ses deux extrémités les contacts ohmiques de drain et de source. A mi-distance entre la source et le drain, un contact Schottky matérialise l'électrode de grille permettant de commander le canal. En pratique, une structure plus sophistiquée permet d'améliorer considérablement les performances du transistor (Figure III).




Figure III : Coupe schématique du MESFET

La maturité technologique du MESFET GaAs et les performances réalisées ont poussé les chercheurs à développer cette structure. Cependant, la hauteur de barrière métal Schottky/InGaAs n'étant que de 0,2 - 0,4 eV, il est difficile de réaliser de bons contacts de grille. Un courant de fuite de grille important est alors créé lorsque celle-ci est polarisée en inverse.

Les structures de type MESFET ont donc été abandonnées au profit d'autres technologies permettant de bien contrôler le courant dans la couche active et mieux adaptées aux performances requises.

B. Le MISFET

La technologie MISFET (**M**etal **I**nsulator **F**ield **E**ffect **T**ransistor) consiste en l'insertion d'un diélectrique entre la métallisation de grille et la couche de canal en vue d'obtenir des diodes Schottky qui garantissent des courants de grille assez faibles répondant parfaitement aux spécifications requises pour la photoréception, notamment pour les applications aux débits modérés. La barrière isolante est généralement réalisée par dépôt de SiO_2 , de Si_3N_4 .




Figure IV : Coupe d'un MISFET et diagramme de bandes

Cependant, le développement de ces composants a été freiné par des problèmes liés au contrôle de la qualité de l'interface isolant/canal. Des effets de dérive de courant de drain ont été rapportés et attribués à des densités élevées d'états d'interface isolant/semiconducteur [9]. Malgré les progrès réalisés dans la maîtrise de cette interface [9-11], l'intégration du MISFET dans des circuits comprenant un grand nombre de transistors reste difficile et explique que ce composant ait progressivement été abandonné au profit des structures JFET, HFET ou HEMT.

C. Le JFET

Le transistor à effet de champ à jonction JFET (**J**unction **F**ET) a été imaginé et modélisé sur Silicium par *Schockley* dès 1952 [12] et décrit pour la première fois par *Dacey* et *Ross* [13].

C'est un dispositif semiconducteur dans lequel on utilise le fait que la largeur de la zone de déplétion d'une jonction P-N dépend de la tension qui lui est appliquée pour contrôler le flux du courant.

La Figure V représente le JFET sous la forme la plus courante. Une couche de type N est déposée par épitaxie sur un substrat. La jonction de grille de type P est réalisée par épitaxie [14], par implantation ionique [15] ou par diffusion [16].




Figure V : Coupe d'un JFET et diagramme de bande

L'implantation ou la diffusion localisée à travers les ouvertures d'un masque diélectrique permettent d'obtenir une jonction passivée avec une hauteur de barrière importante et de faibles courants de grille en inverse. Cependant l'extension latérale de la diffusion rend la longueur de grille difficilement contrôlable et limite donc les performances fréquentielles. Des transistors de ce type ont cependant été réalisés avec des performances moyennes : $g_m=70$ mS/mm, $f_t=8$ GHz pour $L_g=1,5$ μm [17].

Des grilles plus fines associées à des performances intéressantes [18] ($g_m=220$ mS/mm, $f_t=53$ GHz, $f_{\text{max}}>100$ GHz pour $L_g=0,5$ μm) peuvent être obtenues par gravure, mais ces techniques aboutissent à des jonctions P⁺N difficiles à passiver.

D. Le HFET

Le **HFET** (**H**étérojunction **F**ield **E**ffect **T**ransistor) diffère du MESFET par l'insertion d'une couche d'un matériau de grande bande interdite, non dopé, entre la couche de canal dopée et le contact métallique de grille. Ceci permet d'améliorer la hauteur de barrière et de limiter ainsi les courants de fuite de grille. On s'affranchit ainsi des problèmes de contrôle de

l'interface isolant/canal qui pénalisent le fonctionnement du MISFET. De plus, contrairement aux JFET, cette structure présente l'avantage de pouvoir réaliser des grilles très courtes pour augmenter les performances en fréquence. Cependant, l'optimisation des dopages et épaisseurs des couches (barrière, canal, couche tampon) pour obtenir à la fois de faibles courants de grille, une tension de pincement précise et de bonnes performances en fréquence, n'est pas facile à maîtriser.




Figure VI : Coupe d'un HFET et diagramme de bande.

2) Présentation du HEMT [7,21]

Le HEMT a été conçu et réalisé simultanément, pour la première fois, par *FUJITSU* [22] au Japon et par *THOMSON* [23] en France en 1980. Une augmentation de 30 % de la mobilité électronique dans ce dispositif par rapport au MESFET, à 300 K, est observée par la première équipe. La structure de base est rappelée Figure VII.




Figure VII : Structure typique du transistor HEMT à hétérojonction.

L'idée de base est d'utiliser un gaz bidimensionnel d'électrons comme canal conducteur du transistor à effet de champ. La structure des couches du **HEMT** est très proche de celle du HFET, mais il présente un mode de fonctionnement différent. La barrière grand gap est **fortement dopée**, de façon localisée, pour provoquer une accumulation d'électrons dans le canal **non dopé**. En effet, la mise en contact d'un matériau de grande bande interdite dopé N et d'un matériau à faible largeur de bande interdite non dopé, entraîne un transfert des charges vers le matériau à faible largeur de bande interdite. De plus, l'absence d'impuretés ionisées dans le canal permet aux porteurs d'atteindre des mobilités très élevées. Ce type de transistor est rapide et présente des fréquences de coupure élevées.

En résumé, le fonctionnement du HEMT s'appuie sur la séparation spatiale des électrons de conduction et des atomes donneurs parents ionisés et sur le transfert spatial des électrons dans un matériau avec lequel ils pourront atteindre une vitesse élevée. Ceci est obtenu avec l'hétérojonction et a été démontré pour la première fois par *R. Dingle* [24].

La structure épitaxiale de base de tous les transistors HEMT étudiés comprend 3 à 4 couches rappelées ci-dessus à l'aide de la Figure VII.

A. L'hétérojonction [25,26]

Formation du puits quantique

Nous nous intéresserons particulièrement à l'hétérojonction InAlAs/InGaAs, éléments de base de la barrière et du canal des transistors étudiés.

Le principe de l'hétérojonction repose sur la mise en contact de deux matériaux semiconducteurs différents. Ces matériaux représentés sur la Figure VIII, sont tels que l'un possède une grande largeur de bande interdite E_{g1} , une affinité électronique χ_1 et est dopé, l'autre a une faible largeur de bande interdite E_{g2} , et une affinité électronique χ_2 .




Figure VIII : Matériaux semiconducteurs de gaps différents, séparés, à l'équilibre thermodynamique.

Tant que ces deux matériaux sont éloignés l'un de l'autre, ils sont positionnés en fonction des valeurs respectivement de χ_1 et χ_2 par rapport au niveau d'énergie de l'électron dans le vide E_∞ et leurs niveaux de Fermi ne sont pas alignés.

Selon le modèle d'Anderson [27] qui s'est appuyé sur les approximations de Schockley, la mise en contact de ces matériaux, dans le cas de l'équilibre thermodynamique, entraîne l'alignement des niveaux de Fermi et le transfert des électrons du matériau grand gap vers le matériau non dopé. Un champ électrique est engendré à l'interface et une courbure de bande apparaît à son voisinage. Un puits de potentiel est créé du côté semiconducteur de faible gap. Une accumulation d'électrons se forme à l'interface, côté matériau de petite largeur de bande interdite, et une zone déplétée d'électrons se forme dans l'autre matériau (Zone de Charge d'Espace).

On aboutit à la Figure IX qui fait apparaître des discontinuités de bande de conduction ΔE_c et de valence ΔE_v à l'interface. La différence des niveaux de conduction est alors égale à la différence des affinités électroniques des matériaux.




Figure IX : Diagramme énergétique de l'hétérojonction isolée à l'équilibre thermodynamique.

Jonction sous polarisation

Nous pouvons maintenant décrire brièvement le comportement de la jonction sous polarisation :

Lorsqu'on applique une tension positive du côté du matériau à grande largeur de bande interdite, le niveau de *Fermi* augmente et fait "monter" les niveaux d'énergie. Il en résulte un confinement plus important des porteurs dans le puits de potentiel.

En revanche, si une tension négative est appliquée au même matériau, le phénomène inverse se produit et une partie des porteurs est libérée dans le matériau à petite largeur de bande interdite.

Notion de gaz bidimensionnel

Nous avons parlé précédemment de gaz bidimensionnel. Le terme de "gaz" est utilisé car les électrons du puits quantique sont séparés des atomes donneurs et subissent peu d'interactions coulombiennes. Ce gaz est qualifié de "bidimensionnel" car les porteurs se meuvent librement dans le plan parallèle à l'interface mais sont confinés dans un plan perpendiculaire à l'interface du fait de la faible largeur du puits : quelques angströms. Du fait

de leur petite interaction avec les atomes donneurs ionisés, les électrons qui occupent les niveaux d'énergie du puits de très faible épaisseur présentent une mobilité plus grande dans ce type de structure que dans les autres. L'épaisseur limite du puits en dessous de laquelle les effets quantiques sont prédominants (l'énergie des électrons dans le puits est quantifiée) est déterminée par la longueur d'onde de *De Broglie* de l'électron thermique :

$$\lambda_{th} = \frac{h}{\sqrt{2kTm^*}} \quad \text{EQ I - 1}$$

avec h la constante de Planck, k la constante de Boltzman, T la température et m^* la masse effective de l'électron.

L'énergie des électrons dans le puits est donc quantifiée.

Calcul de la densité de charge

Pour décrire simplement le fonctionnement du HEMT, on va s'appuyer sur la méthode de calcul de la répartition des charges dans le gaz d'électrons développée par *D. Delagebeaudeuf* et *N.T. Linh* [28].

Lorsque la largeur du puits de potentiel est petite devant la longueur d'onde de *De Broglie*, les effets quantiques introduisent une suite de sous-bandes d'énergie E_0, E_1, \dots, E_i . Ces niveaux d'énergie sont représentés sur la Figure X.




Figure X : Niveaux d'énergie et approximation triangulaire du puits de potentiel de l'hétérojonction à l'équilibre thermodynamique (e : épaisseur de l'espaceur ; W_1 : largeur de la zone déplétée ; W_2 : largeur du puits de potentiel).

La résolution des équations de *Schrödinger* et de *Poisson* conduit à l'expression des énergies quantifiées E_i de chaque sous-bande dans le puits de potentiel :

$$-\frac{\hbar^2}{2.m_n} \cdot \frac{d^2\psi_i(y)}{dx^2} + V.\psi_i(y) = E_i\psi_i(y) \quad \text{EQ I - 2}$$

$$\frac{d^2V(y)}{dy^2} = -\frac{\rho(y)}{\epsilon_2} \quad \text{EQ I - 3}$$

$\epsilon_2 = \epsilon_0.\epsilon_{r2}$ est la permittivité du matériau considéré ($\text{Ga}_{0,60}\text{In}_{0,40}\text{As}$).

La résolution des équations EQ I – 1 et EQ I – 2 étant complexe, on considère l'approximation d'un puits de potentiel triangulaire (Figure X) et la solution du système précédent conduit à la fonction d'*Airy* pour les fonctions d'onde, et aux niveaux d'énergie suivants :

$$E_i \approx \left(\frac{\hbar^2}{2.m_n} \right)^{1/3} \cdot \left(\frac{3}{2} \cdot \pi \cdot q \cdot \xi_{20} \right)^{2/3} \cdot \left(i + \frac{3}{4} \right)^{2/3} \quad \text{EQ I - 4}$$

m_n : masse effective longitudinale des électrons

ξ_{20} : composante du champ électrique dans $\text{Ga}_{0,60}\text{In}_{0,40}\text{As}$ à l'interface en $y=0$.

L'expression de ξ_{20} se déduit de la résolution de l'équation de *Poisson* sur la largeur équivalente W_2 du puits de potentiel. Si toutes les impuretés "acceptrices" sont ionisées on a :

$$\frac{d\xi_2(y)}{dy} = -\frac{q}{\epsilon_2} [n(y) + N_A] \quad \text{EQ I - 5}$$

Comme nous l'avons précisé, pour que les électrons du gaz-2D aient une mobilité élevée, la couche de $\text{Ga}_{0,60}\text{In}_{0,40}\text{As}$ est non dopée. Dans ce cas, le deuxième terme de la relation EQ I - 5 peut être négligé et on aboutit à :

$$\epsilon_2 \cdot \xi_{20} \approx q \cdot n_s \quad \text{EQ I - 6}$$

Cette relation montre que le champ électrique à l'interface est proportionnel à la densité de porteurs n_s dans le puits. Il a été montré [29] qu'au moins 80% des électrons occupent les deux premiers niveaux d'énergie E_0 et E_1 . En se reportant aux relations EQ I – 4 et EQ I - 6, on peut déduire les expressions de ses deux premières sous-bandes :

$$E_0(eV) = \gamma_0 \cdot n_s^{2/3} \quad \text{EQ I - 7}$$

$$E_1(eV) = \gamma_1 \cdot n_s^{3/2} \quad \text{EQ I - 8}$$

avec γ_0 et γ_1 des constantes.

Il est donc indispensable d'exprimer la densité surfacique de porteurs n_s confinés dans le puits de potentiel. Elle est donnée par :

$$n_s = \int_0^{\infty} f(E)g(E)dE \quad \text{EQ I - 9}$$

où $f(E)$ est le nombre de particules sur un état quantique et $g(E)$ est le nombre d'états quantiques.

En émettant l'hypothèse que la fonction de répartition des électrons suit la statistique de *Fermi-Dirac* et en ne considérant que les deux premiers niveaux d'énergie, on aboutit à :

$$n_s = \frac{m_n \cdot K.T}{\pi \hbar^2} \cdot \text{Ln} \left[\left(1 + \exp \left(\frac{q \cdot (E_f - E_0)}{K.T} \right) \right) \left(1 + \exp \left(\frac{q \cdot (E_f - E_1)}{K.T} \right) \right) \right] \quad \text{EQ I - 10}$$

La résolution de l'équation EQ - 10 en utilisant les relations EQ I - 7 et EQ I - 8 aboutit à une équation du second degré dont la solution permet de déterminer les valeurs de E_f en fonction de n_s pour une température donnée.

Il est cependant important de déterminer le lien entre ces deux grandeurs et les paramètres technologiques tels que l'épaisseur de l'espaceur et le dopage de la couche $\text{Al}_{0,60}\text{In}_{0,40}\text{As}$.

On peut déduire de l'équation de *Poisson* (EQ I - 11), qui régit le potentiel dans la barrière en fonction de la charge électrique, la concentration de porteurs fournis par la zone déplétée du matériau à large bande interdite.

$$\frac{d^2 V_1(y)}{dy^2} = -\frac{q}{\epsilon_1} N_D(y) \quad \text{EQ I - 11}$$

$N_D(y)$: dopage de la couche donneuse à l'abscisse y

$V_1(y)$: potentiel de la couche donneuse à l'abscisse y

La résolution de l'équation EQ I -11 se fait en considérant que la ZCE dans $\text{Al}_{0,60}\text{In}_{0,40}\text{As}$ est abrupte, dépeuplée en électrons et que tous les atomes donneurs sont ionisés (soit W_1 la largeur de cette bande dépeuplée).

On obtient dans la couche dopée ($-W_1 \leq y \leq -e$) avec la condition $\xi_1(-W_1)=0$:

$$\xi_1(-W_1 \leq y \leq -e) = \frac{q \cdot N_D}{\epsilon_1} \cdot (y + W_1) \quad \text{EQ I - 12}$$

L'espaceur ($-e \leq y \leq 0$) n'étant pas dopé, la densité volumique de charges y étant nulle et le champ électrique constant, on aboutit à :

$$\xi_1(-e) = \xi_1(0) = \xi_{10} \quad \text{EQ I - 13}$$

$$\xi_{10} = \frac{q.N_D}{\epsilon_1} (W_1 - e) \quad \text{EQ I - 14}$$

On peut donc déduire de l'équation EQ I - 14 la barrière de potentiel V_1 aux bornes de la ZCE de la couche $\text{Al}_{0,60}\text{In}_{0,40}\text{As}$.

$$V_1 = \frac{q.N_D}{2.\epsilon_1} (W_2^2 - e^2) \quad \text{EQ I - 15}$$

avec N_D : dopage de la couche donneuse
 e : épaisseur de l'espaceur

En reportant dans la relation EQ I - 14 les éléments de la relation EQ I - 15 on obtient l'expression du champ électrique à l'interface :

$$\xi_{10} = \frac{q.N_D}{\epsilon_1} \left(\sqrt{\frac{2.\epsilon_1.V_1}{q.N_D} + e^2} - e \right) \quad \text{EQ I - 16}$$

De plus la vérification de la loi de *Gauss* à l'interface conduit à :

$$\epsilon_1 \xi_{10} = \epsilon_2 \xi_{20} = qn_{s0} \quad \text{EQ I - 17}$$

avec n_{s0} la densité surfacique de charges du gaz 2-D de l'hétérojonction isolée

et on peut exprimer la densité de surface n_{s0} par :

$$n_{s0} = \sqrt{\frac{2.\epsilon_1.N_D}{q} V_1 + (e.N_D)^2} - e.N_D \quad \text{EQ I - 18}$$

On peut aussi exprimer le potentiel V_1 de la manière suivante :

$$q.V_1 = \Delta E_c - Ef - \delta_1 \quad \text{EQ I - 19}$$

avec $\delta_1 = E_{C1} - E_f$

Les expressions EQ I – 18 et EQ I - 19 montrent que la densité d'électrons transférés dans le puits de potentiel dépend de :

- la concentration d'atomes donneurs du matériau à large bande interdite,
- la largeur de l'espaceur,
- la discontinuité de bande de conduction des matériaux mis en contact.

Plus précisément, la densité de porteurs dans le puits de potentiel est une fonction croissante de ΔE_c et du dopage de la couche donneuse (N_D) et décroissante de l'épaisseur de l'espaceur.

Ainsi, la réalisation d'une hétérostructure avec une densité d'électrons importante dans le puits de potentiel s'accompagne d'une grande discontinuité de bande de conduction (ΔE_c) des matériaux en contact et un dopage de la couche donneuse important. Cependant, en présence d'une électrode de grille, un trop fort dopage de cette couche conduit à un fort champ électrique à la jonction Schottky pouvant induire des risques de claquage.

De plus, la présence de l'espaceur se révèle indispensable pour réduire les interactions coulombiennes entre les impuretés de dopage du matériau $\text{Al}_{0,60}\text{In}_{0,40}\text{As}$ et les électrons du gaz-2D, leur conférant ainsi une plus grande mobilité. Cependant, une épaisseur trop importante de l'espaceur peut limiter le nombre d'électrons capables de franchir la barrière de potentiel induite et se traduit par une diminution de n_{s0} .

Le contact de grille : jonction métal/semiconducteur

Comme nous l'avons précisé précédemment, le contrôle de la charge du gaz-2D d'électrons se fait en faisant varier la position du puits de potentiel par rapport au niveau de *Fermi*, soit en faisant varier la densité électronique de porteurs dans le puits. Cette commande s'effectue par l'intermédiaire d'une jonction *Schottky* réalisée sur la couche $\text{Al}_{0,60}\text{In}_{0,40}\text{As}$ fortement dopée.

Il existe plusieurs modèles de réalisation de contact métal/semiconducteur. Nous détaillerons dans ce travail le modèle de *Schottky*.

Le modèle classique du contact métal/semiconducteur prévoit l'établissement d'une barrière de potentiel associée à une zone de charge d'espace (ZCE) qui dépend de la différence des travaux de sortie des matériaux.

La jonction Schottky à l'équilibre [30]

La nature de la surface du semiconducteur avant le dépôt du métal, et les traitements thermiques jouent un rôle important pour les caractéristiques de la jonction. Dans ce modèle nous supposons donc que les surfaces des deux matériaux en contact sont parfaites, et en particulier dépourvues d'états de surface.

Le modèle classique du contact métal/semiconducteur prévoit l'établissement d'une barrière de potentiel associée à une zone de charge d'espace qui dépend de la différence des travaux de sortie du métal Φ_M et du semiconducteur Φ_{SC} .

D'une manière générale, un métal possède une structure de bande (Figure XI) dont les niveaux d'énergie inférieurs au niveau de *Fermi* E_{fM} sont pleins et les niveaux supérieurs vides. Il est caractérisé par son travail de sortie qui représente le travail qu'il faut fournir pour extraire un électron dont l'état énergétique est celui du niveau de *Fermi*, pour le porter au niveau du vide avec une vitesse cinétique nulle. C'est donc la différence entre le niveau énergétique de référence (le vide) et le niveau de *Fermi* du matériau : $\Phi_M = E_\infty - E_{fM}$.

Dans le cas du semiconducteur de type N, le niveau de *Fermi* se déplace dans la bande interdite en fonction de la température et du dopage du matériau. Il est donc préférable de repérer le niveau du vide par rapport au bas de la bande de conduction. C'est la définition même de l'affinité électronique du semiconducteur : $\chi_{SC} = E_\infty - E_c$. C'est également l'énergie nécessaire pour extraire un électron du bas de la bande de conduction et le porter au niveau du vide avec une vitesse cinétique nulle (Figure XI).




Figure XI : Schéma de bandes d'énergie d'un métal et d'un semiconducteur.

Considérons un semiconducteur pour lequel $q \cdot \Phi_M > q \cdot \chi_{SC}$, condition théorique nécessaire pour créer un contact redresseur (cas inverse pour un contact ohmique). Lorsque les deux matériaux sont mis en contact, les électrons du semiconducteur transitent facilement vers le métal. Le diagramme de bandes résultant de ce transfert qui évolue jusqu'à l'alignement des niveaux de Fermi, est donné par la Figure XII.

Il existe donc dans le semiconducteur, au voisinage de l'interface, une zone de charge d'espace (ZCE) de charge positive, de largeur W , dépeuplée d'électrons. Il en résulte un champ électrique dont la composante ξ_x est dirigée du semiconducteur vers le métal. Ce champ électrique attire des électrons du métal vers l'interface, et crée une ZCE dans le métal. Cependant la densité électronique du métal étant élevée ($\approx 10^{22} \text{ cm}^{-3}$) cette ZCE ne s'étend que

sur quelques angströms dans le métal et n'influence pas le comportement de la structure. Elle sera donc négligée par la suite.




Figure XII : Diagramme d'énergie de la jonction Schottky à l'équilibre thermodynamique.

A l'équilibre thermodynamique, l'apparition de la ZCE dans le semiconducteur se traduit par une courbure de bandes d'énergie du semiconducteur vers le haut. On a donc une barrière de potentiel à l'interface appelée barrière de Schottky, telle que :

- Φ_{Bn} est la barrière de potentiel vue par les électrons du côté métal [31]. Elle s'exprime :

$$\Phi_{Bn} = \Phi_M - \chi_{SC} \quad \text{EQ I - 20}$$

- V_B est la barrière de potentiel vue par les électrons du côté semiconducteur. Elle est aussi appelée potentiel de diffusion et est donnée par :

$$V_B = \Phi_{Bn} - \frac{(E_c - E_{fsc})}{q} \quad \text{EQ I - 21}$$

La jonction Schottky hors équilibre.

Un contact métal-semiconducteur mis sous tension se comporte généralement comme un redresseur. L'application d'une tension modifie les distributions de courant surfacique par rapport à l'équilibre thermodynamique.

- ⊕ Soit la jonction polarisée en direct par une d.d.p. entre le métal V_M et le semiconducteur V_{SC} telle que :

$$V_d = V_M - V_{SC} > 0 \quad \text{EQ I - 22}$$

L'épaisseur de la zone de charge d'espace et la hauteur de la barrière de potentiel diminuent de la quantité V_d (Figure XIII), ce qui favorise le passage des électrons du semiconducteur vers le métal où ils voient une barrière inchangée.

En effet, le champ électrique induit par cette tension tend à s'opposer au champ électrique interne qui maintient V_B . Il en résulte un champ électrique plus faible et la jonction n'étant plus à l'équilibre thermodynamique, les niveaux de Fermi se décalent de la quantité :

$$E_{fSC} - E_{fM} = q.V_d \quad \text{EQ I - 23}$$

Les quantités $(E_C - E_{fSC})$ et $q\Phi_{Bn}$ n'étant pas affectées par la source externe, il en résulte un nouveau potentiel de diffusion :

$$V_{Bd} = V_B - V_d \quad \text{(Figure XIII (b))} \quad \text{EQ I - 24}$$

- En polarisation inverse, la jonction métal-semiconducteur est soumise à une d.d.p. V_i telle que :

$$V_i = V_M - V_{SC} < 0 \quad \text{EQ I - 25}$$

Il en résulte une hauteur de barrière de potentiel définie par :

$$V_{Bi} = V_B - V_d \quad \text{(Figure XIII (c))} \quad \text{EQ I - 26}$$

Le flux d'électrons du semiconducteur vers le métal tend à devenir négligeable et le courant inverse évolue peu avec la tension (Figure XIII).




Figure XIII : Diagramme d'énergie à l'équilibre (a), sous polarisation directe (b) et inverse (c). Etats d'interface (Théorie de Bardeen[32])

Selon le modèle décrit précédemment, la hauteur de barrière Φ_{Bn} dépend à la fois du métal et du semiconducteur.

En réalité, il existe des états électroniques d'interface à la surface du semiconducteur. Ces états énergétiques sont localisés à la surface du semiconducteur et uniformément répartis dans la bande interdite du matériau. Leur origine physique peut être diverse :

- présence d'une couche d'oxyde pouvant être due à une surface polie puis corrodée chimiquement,
- présence d'une surface clivée,
- absorption d'impureté,
- rupture du réseau cristallin en surface entraînant l'existence de liaisons pendantes.

Les états au-dessous du niveau de Fermi sont remplis par des électrons produisant une charge superficielle négative compensée par une charge d'espace positive associée aux donneurs ionisés. Cette ZCE est associée à un champ électrique dérivant d'un potentiel, se traduisant par une courbure des bandes d'énergie (Figure XIV).




Figure XIV : Diagramme de bandes d'une jonction métal/semiconducteur à l'équilibre avec états de surfaces ; (a) : Bandes plates à la surface du SC, (b) : Surface du SC en équilibre avec le volume, (c) : SC en contact avec le métal.

Lorsque le contact métal-semiconducteur est réalisé sur une surface où les états de surfaces sont nombreux, la charge d'espace à l'intérieur du semiconducteur est peu modifiée par la diminution du nombre d'électrons susceptibles de passer dans le métal malgré la barrière déjà existante. Dans ce cas, ce sont surtout les états localisés à l'interface qui ont

tendance à se vider jusqu'à l'équilibre des niveaux de Fermi. La ZCE préexistante dans le semiconducteur et la courbure de bande ne sont pas affectées. La hauteur de barrière s'exprime donc :

$$\Phi_{Bn} = E_g - \Phi_0 \quad \text{EQ I - 27}$$

Donc, la présence d'une grande densité d'états fait que les propriétés du contact métal-semiconducteur dépendent non seulement de la nature du métal déposé, mais également et de manière significative des états de surface. Ce résultat est à prendre en compte pour l'AlInAs qui est le semiconducteur sur lequel le métal est déposé.

B. Fonctionnement du transistor

Commande du gaz-2D par le potentiel de grille

Nous considérons maintenant une structure plus complète du transistor en incluant l'hétérojonction et le contact métal/semiconducteur décrits précédemment.

La commande du gaz d'électrons bidimensionnel se fait en polarisant la jonction *Schottky* de grille réalisée sur la couche $\text{Al}_{0,60}\text{In}_{0,40}\text{As}$ fortement dopée. Lorsqu'une d.d.p. V_{gs} est appliquée sur la grille l'équilibre thermodynamique est rompu, ce qui se traduit par la déformation de la structure de bande.

- Si $V_{gs} < 0$ (Figure XV), le niveau de *Fermi* E_{f2} de $\text{Ga}_{0,60}\text{In}_{0,40}\text{As}$ passe au-dessous du niveau de *Fermi* du métal E_{fM} , conduisant ainsi à une diminution des niveaux énergétiques occupés dans le puits et par conséquent une diminution de la densité surfacique n_s . La tension pour laquelle le gaz d'électrons est entièrement déplété de ses porteurs est appelée **tension de pincement**.
- Si V_{gs} augmente, l'écart entre E_{f2} et E_{fM} diminue conduisant à une augmentation des niveaux énergétiques occupés dans le puits, par conséquent une augmentation de n_s , ceci jusqu'à conduction parasite dans le matériau à large bande interdite.

Nous considérons toujours le modèle à une dimension développé précédemment [23]. Le contrôle de la charge est régi par les mêmes équations que pour l'hétérojonction à l'équilibre (EQ I -11 à EQ I - 19) mais avec des conditions aux limites différentes dues aux deux zones déplétées en présence.

On obtient ainsi le potentiel :

$$V_1 = V_{p1} - d_1 \xi_{10} \quad \text{avec} \quad V_{p1} = \frac{qN_D}{2\epsilon_1} (d_1 - e)^2 \quad \text{EQ I - 28}$$

avec d_1 la largeur totale de la couche donneuse + espaceur.

Aux énergies E_f (référéncée par rapport au fond du puits de potentiel) et ΔE_c , correspondent respectivement les potentiels V_{Ef} et $V_{\Delta Ec}$.

La barrière de potentiel s'exprime en fonction des paramètres de la structure par :

$$V_1 = \Phi_{Bn} - V_{gs} + V_{Ef} - V_{\Delta Ec} \quad \text{EQ I - 29}$$

En l'absence d'états d'interface, l'expression de la charge surfacique liée au gaz-2D est obtenue par :

$$Q_S = qn_s = \epsilon_1 \xi_{10} = \frac{\epsilon_1}{d_1} (V_{p1} - \Phi_{Bn} + V_{gs} - V_{Ef} + V_{\Delta Ec}) \quad \text{EQ I - 30}$$

Soit V_{T1} la tension de seuil qui correspond à la tension qui annule la charge surfacique liée au gaz-2D :

$$V_{T1} = \Phi_{Bn} + V_{Ef} - V_{\Delta Ec} - V_{p1} \quad \text{EQ I - 31}$$

La densité surfacique dans le puits s'écrit alors :

$$n_s = \frac{\epsilon_1}{q \cdot d_1} (V_{gs} - V_{T1}) \quad \text{EQ I - 32}$$




Figure XV : Diagramme énergétique du dispositif à l'équilibre et sous polarisation négative de grille.

La relation EQ I - 32 met en évidence la commande linéaire du gaz-2D d'électrons en fonction de la tension de grille appliquée. La valeur de la tension de pincement est déterminée par la position du niveau de Fermi et les paramètres technologiques Φ_{Bn} , N_D , e et d_1 .

Caractéristiques courant-tension

Nous avons vu que la densité d'électrons dans le puits est contrôlée par la tension négative appliquée sur la grille V_{gs} . Lorsqu'on applique une tension entre le drain et la source V_{ds} aux bornes de la couche AlInAs, il se produit un déplacement des électrons du canal dans le plan parallèle à l'interface AlInAs/GaInAs.

Soit $V(x)$ le potentiel longitudinal en un point d'abscisse x du canal (Figure XVI) créé par la tension de drain V_{ds} et de grille V_{gs} . L'expression de la charge Q_s dans le gaz d'électron devient :

$$Q_s = \frac{\epsilon_1}{d_1} (V_{gs} - V(x) - V_{T1}) \text{ avec } V(x) < V_{gs} - V_T \quad \text{EQ I - 33}$$

La variation de la tension de seuil le long du canal est négligée.

Le calcul du courant drain-source en un point x du canal peut se faire en écrivant la relation liant l'intensité du courant et la charge électrique accumulée dans le gaz d'électrons :

$$I = Q_s \cdot W \cdot v(x) \quad \text{EQ I - 34}$$

avec W : largeur du transistor

$v(x)$: vitesse des électrons dans le canal à l'abscisse x (Figure XVI).




Figure XVI : Choix de l'origine et paramètres technologiques du transistor.

Pour décrire l'évolution de la vitesse des électrons dans le canal, on utilise le modèle de Grebene-Ghandhi [33]. Il fait l'approximation selon laquelle la vitesse électronique sature et les électrons transitent à vitesse constante (v_s) à partir d'un champ critique (ξ_c) [34] :

$$v(x) \begin{cases} \mu(\xi(x)) \cdot \xi(x) \text{ pour } \xi < \xi_c \\ v_s \text{ pour } \xi > \xi_c \end{cases} \quad \text{EQ I - 35}$$

D'où l'expression du courant pour les champs inférieurs au champ critique:

$$I_d(x) = \frac{\epsilon_1}{d_1} (V_{gs} - V_{T1} - V(x)) \cdot W \cdot \mu(\xi(x)) \cdot \xi(x) \quad \text{EQ I - 36}$$

avec $\xi(x)$: champ électrique dans le canal

Par conséquent, le courant drain-source s'exprime en fonction de la tension appliquée aux bornes de la couche AlInAs :

$$I_d(x) = \frac{\epsilon_1}{d_1} \cdot W \cdot \mu(\xi(x)) (V_{gs} - V_{T1} - V(x)) \cdot \frac{dV(x)}{dx} \quad \text{EQ I - 37}$$

En fait, quand on polarise simultanément le drain et la grille du transistor on obtient un réseau de caractéristiques donnant l'évolution du courant I_d en fonction de la polarisation V_{ds} pour différentes tensions de grille V_{gs} . On distingue deux zones dans cette caractéristique : une région de fonctionnement linéaire pour de faibles valeurs de V_{ds} et une région de fonctionnement saturé.




Figure XVII : Caractéristique typique courant-tension du MHEMT.

Fonctionnement linéaire

Pour de faibles valeurs de la polarisation de drain V_{ds} , la mobilité électronique est supposée constante et égale à la mobilité sous faible champ. L'intégration de l'expression EQ I - 37 le long du canal permet d'aboutir au courant dans la région de fonctionnement linéaire suivant :

$$I_d = \frac{\epsilon_1}{L_g d_1} \cdot W \cdot \mu \cdot \left[(V_{gs} - V_{T1})V - \frac{V^2}{2} \right]_{V(0)}^{V(L_g)} \quad \text{EQ I - 38}$$

De plus, pour V_{ds} petit on a $\frac{V^2}{2} \ll (V_{gs} - V_{T1})V$, on obtient donc :

$$I_d = \frac{\epsilon_1}{L_g d_1} \cdot W \cdot \mu \cdot (V_{gs} - V_{T1}) [V(L_g) - V(0)] \quad \text{EQ I - 39}$$

Soient R_s et R_d les résistances d'accès de source et de drain, on a, compte tenu du choix de l'origine (Figure XVII) :

$$\begin{aligned} V(0) &= R_s \cdot I_d \\ V(L_g) &= V_{ds} - R_d I_d \end{aligned} \quad \text{EQ I - 40}$$

Le courant drain-source s'exprime donc :

$$I_d = \frac{1}{R_s + R_d + \frac{L_g \cdot d_1}{\mu \cdot W \cdot \epsilon_1 \cdot (V_{gs} - V_{T1})}} V_{ds} \quad \text{EQ I - 41}$$

Pour de faibles valeurs de la tension drain-source le courant dépend linéairement de la tension V_{ds} donc le canal se comporte bien comme une résistance dont la valeur équivalente est $\frac{L_g \cdot d_1}{\mu \cdot W \cdot \epsilon_1 \cdot (V_{gs} - V_{T1})}$. En effet, on est dans le cas où le gradient de champ

électrique sous la grille est assez faible, donc le puits de potentiel se déforme peu au voisinage du drain. La densité d'électrons est donc constante sur toute la longueur de la grille et ils sont tous entraînés de la même façon par le champ électrique.

Fonctionnement en régime saturé

La saturation du courant se produit lorsque la tension drain-source devient importante. En effet, la population d'électrons est réduite coté drain en raison du fort champ électrique régnant à cet endroit. La déformation du puits de potentiel provoque une désertion du canal et le courant croît moins vite jusqu'à saturation. Trois phénomènes permettent d'expliquer ce mécanisme :

- *Le pincement du canal*

A partir d'une certaine valeur de V_{ds} , si on se déplace de la source vers le drain, dans le canal, plus on s'éloigne de la source et plus la différence de potentiel entre grille et canal augmente. Comme il a été vu précédemment, cette augmentation entraîne la diminution des porteurs dans le puits. Donc, pour une polarisation de grille donnée, et pour V_{ds} suffisant, le puits de potentiel peut être déserté de ses porteurs en sortie de canal. On appelle point de pincement P l'abscisse dans le canal pour laquelle le puits est dépeuplé. La tension de drain correspondante est appelée tension de saturation ($V_{ds_{sat}}$). Les électrons parvenant en P sont entraînés vers le drain sous l'action du fort champ électrique régnant à cet endroit.

Lorsque la tension drain-source augmente au-delà de $V_{ds_{sat}}$, le point de pincement se déplace vers la source mais de façon négligeable par rapport à la longueur de grille, ce qui provoque une indépendance de I_d en fonction de V_{ds} . On dit alors que I_d a atteint sa valeur de saturation $I_{d_{sat}}$.

Pour des tensions de grille plus négatives, le champ électrique est plus intense, la densité de porteurs dans le puits diminue et la saturation est atteinte pour des valeurs plus faibles de V_{ds} .

- *La saturation de la vitesse électronique*

La saturation de la vitesse électronique est liée au champ électrique. En effet, les électrons sont accélérés dans le canal par le champ électrique. Lorsque ce champ est suffisamment grand, l'énergie des électrons est supérieure à la différence d'énergie entre les vallées Γ et L et ils peuvent être transférés dans ces vallées (I.2.4). Leur masse effective est alors plus importante et leur vitesse diminue jusqu'à se stabiliser.

Donc, lorsque le champ électrique ne croît pas trop rapidement, les électrons circulent en régime stationnaire. Lorsque le champ sous la grille dépasse une valeur critique, les électrons ralentissent et s'accumulent dans le canal. En sortie de grille, le champ décroît et ils reprennent alors de la vitesse.

Le canal peut être découpé en deux zones : une partie libre où les électrons circulent en régime stationnaire et une partie saturée où ils ont une vitesse limitée.

- *Le régime de survitesse*

On cherche sans cesse à réduire le temps de transit des électrons sous la grille en diminuant sa longueur ($\ll 1 \mu\text{m}$), pour augmenter les performances fréquentielles des transistors. Dans ce cas, le temps de transit des électrons sous la grille devient de l'ordre de grandeur du temps de relaxation de l'énergie, et il existe un fort gradient de champ électrique (échelon abrupte) dans le canal. Les électrons ne peuvent alors acquérir instantanément leur vitesse stationnaire et atteignent des vitesses supérieures. Sous l'action d'un champ intense et pendant un temps très court ils conservent une mobilité élevée et leur vitesse sera plus élevée qu'en régime stationnaire (jusqu'à 6.10^7 cm.s^{-1} pour GaInAs).

Il y a donc phénomène de survitesse avant le transfert vers les autres vallées. A leur arrivée dans ces vallées, leur vitesse diminue et ils s'accumulent ensuite dans le canal où ils transitent à vitesse saturée jusqu'à la sortie de la grille, indépendamment du champ électrique.

Expression du courant de drain en régime saturé

Supposons que la valeur du champ de saturation est atteinte dans le canal à partir d'une abscisse $x < L_g$. De l'expression générale du courant EQ I - 37 et en négligeant les résistances d'accès, on extrait une relation du second degré d'inconnue $V(x)$.

$$V(x)^2 - (V_{gs} - V_{T1})V(x) + \frac{2.I_d.x.d_1}{\mu W \epsilon_1} = 0 \quad \text{EQ I - 42}$$

d'où :

$$V(x) = V_{gs} - V_{T1} - \sqrt{(V_{gs} - V_{T1})^2 - \frac{2.I_d.x.d_1}{\mu W \epsilon_1}} \quad \text{EQ I - 43}$$

L'expression du champ électrique s'écrit :

$$\xi(x) = -\frac{dV(x)}{dx} \quad \text{EQ I - 44}$$

$$\xi(x) = -\frac{I_d.d_1}{\mu.W.\epsilon_1} - \left[(V_{gs} - V_{T1})^2 - \frac{2.I_d.x.d_1}{\mu.W.\epsilon_1} \right]^{-\frac{1}{2}} \quad \text{EQ I - 45}$$

Soit avec $\xi(L_g) = \xi_s$

$$I_{d_{sat}}^2 = -\frac{2 \cdot \mu \cdot W \cdot \epsilon_1}{d_1} \cdot \xi_s^2 \cdot L_g \cdot I_{d_{sat}} + \left[\frac{\mu \cdot \epsilon_1 \cdot \xi_s}{d_1} \cdot (V_{gs} - V_{T1}) \right]^2 \quad \text{EQ I - 46}$$

Soit l'expression du courant après résolution de l'équation du second ordre :

$$I_{d_{sat}} = -\frac{V_{d_{sat}} \cdot W \cdot \epsilon_1}{d_1} \cdot \left[\sqrt{(\xi_s \cdot L_g)^2 + (V_{gs} - V_{T1})^2} - \xi_s \cdot L_g \right] \quad \text{EQ I - 47}$$

3) Du HEMT au MHEMT

Les premiers HEMTs sur InP utilisaient une structure l'In_{0,62}Al_{0,48}As/ In_{x0,53}Ga_{0,47}As permettant un accord de maille entre les différentes couches.

Les substrats GaAs sont plus grands, moins cher et moins fragile que ceux en InP. Le développement de HEMT utilisant un canal en Ga_x-In_xAs, sur substrat GaAs s'est donc montré naturellement très intéressant. Ce développement a conduit à deux filières technologiques :

- la filière pseudomorphique (PHEMT) concerne les matériaux épitaxiés qui ont des paramètres cristallins différents mais pas trop éloignés. La croissance d'une couche de matériau désadapté en maille sur un matériau plus épais, le matériau épitaxié tend à prendre le paramètre de maille du matériau plus épais dans le plan de la croissance, entraînant ainsi une déformation tétragonale de sa maille. Le matériau étant contraint, ce désaccord de maille ne peut être supporté que pour une couche épitaxiée relativement mince (plusieurs dizaines de nanomètres pour la plupart des matériaux). Au delà de cette épaisseur critique la contrainte se relaxe en formant des dislocations rendant le matériau inutilisable pour le transport électronique. Notons que la contrainte a pour effet de modifier les propriétés des matériaux (structure de bandes, propriétés de transport, etc...).

- La filière métamorphique (MHEMT) a pour but de pouvoir épitaxier des matériaux sur un substrat de paramètre cristallin très différent. On réalise ainsi la croissance d'une couche sacrificielle où se produit la relaxation de contraintes par

formations de dislocations. La difficulté réside alors dans le confinement de ces dislocations dans cette couche tampon. L'avantage d'une telle filière est de pouvoir faire croître des hétérostructures AlInAs/GaInAs sur un substrat GaAs. Les transistors qui seront étudiés dans les chapitres suivants, dérivent de cette filière et utilisent un buffer en $\text{Al}_{1-x}\text{In}_x\text{As}$, avec un taux d'Indium (x) graduel, pour permettre la transition entre les deux paramètres de maille et la relaxation des contraintes.

La Figure XVIII montre l'évolution de la largeur de bande interdite E_g et de la discontinuité de bande de conduction ΔE_c et de valence ΔE_v en fonction du taux d'indium x dans l' $\text{Al}_{1-x}\text{In}_x\text{As}$ et le $\text{Ga}_{1-x}\text{In}_x\text{As}$.




Figure XVIII : Evolution de la largeur de la bande interdite E_g et des discontinuités de bande de conduction ΔE_c et de valence ΔE_v , en fonction du taux d'Indium.

Les différentes structures HEMTs étudiées dans ce manuscrit seront décrites plus longuement au chapitre III. La structure MHEMT de référence (A1) utilise une hétérojonction de type $\text{In}_{0,40}\text{Al}_{0,60}\text{As}/\text{In}_{0,40}\text{Ga}_{0,60}\text{As}$.

Par rapport à la filière pseudomorphique $\text{Al}_{0,20}\text{Ga}_{0,80}\text{As}/\text{In}_{0,20}\text{Ga}_{0,80}\text{As}$ sur GaAs

- L'augmentation à 40% du taux d'indium dans le canal en l'absence de contrainte doit entraîner une amélioration des propriétés de transport (meilleure mobilité,

meilleure vitesse des électrons) et donc des performances hyperfréquences des transistors

- L'augmentation des discontinuités de bande de conduction ΔE_c et de valence ΔE_v doit d'une part réduire le courant de grille de trous résultants de l'ionisation par impact et d'autre part augmenter le courant maximum généré par la structure

Par rapport à la filière l' $\text{In}_{0,62}\text{Al}_{0,48}\text{As}/ \text{In}_{x0,53}\text{Ga}_{0,47}\text{As}$, adaptée en maille sur InP

- L'augmentation de la largeur de bande interdite de la barrière en $\text{Al}_{0,40}\text{In}_{0,60}\text{As}$ (1,72 eV) améliore la barrière Schottky.
- Un canal en $\text{Ga}_{0,47}\text{In}_{x0,53}\text{As}$, avec un gap augmenté à 0,75 eV réduit l'ionisation par impact.
- L'augmentation des discontinuités de bande de conduction ΔE_c et de valence ΔE_v doit d'une part réduire le courant de grille de trous résultants de l'ionisation par impact et d'autre part augmenter le courant maximum généré par la structure

IV. Paramètres clés du transistor.

1) Les grandeurs caractéristiques des transistors

Les performances des HEMTs peuvent être estimées à partir de quelques grandeurs électriques importantes qui les caractérisent. Les HEMT Métamorphiques sont utilisés dans le projet HEMERODE pour la réalisation du driver du modulateur. Ils doivent donc posséder une forte transconductance, une faible conductance de sortie, un f_t et f_{max} élevé, et une bonne tenue de tension.

A. Fréquence de coupure

La fréquence de coupure, d'une manière générale, qualifie la rapidité du transistor. Elle est définie comme la fréquence au delà de laquelle le gain est inférieur à un.

On distingue deux fréquences de coupure. f_t est la fréquence de coupure du gain en courant et f_{max} , la fréquence de coupure du gain en puissance. La fréquence de coupure intrinsèque du gain en courant dépend de la structure physique interne du composant. On peut approximer cette fréquence de coupure en fonction de la longueur de grille et de la vitesse moyenne des électrons (EQ I - 48).

$$f_{t-int} = \frac{1}{2 \times \pi \times t_{tr}} = \frac{v_{moy}}{2 \times \pi \times L_g} \quad \text{EQ I - 48}$$

On peut également l'exprimer en fonction des éléments petit signal :

$$f_{t-int} = \frac{g_m}{2 \times \pi \times (C_{gs} + C_{gd})} \quad \text{EQ I - 49}$$

g_m : La transconductance intrinsèque

g_d : La conductance de sortie intrinsèque

La fréquence de coupure extrinsèque du gain en courant est bien-sûr mesurée réellement, mais on peut au 1^{er} ordre l'approximer par la relation suivante :

$$f_{t-ext} = \frac{g_m}{2 \times \pi \times (C_{gs} + C_{gd}) \times (1 + g_m \times R_s)} \quad \text{EQ I - 50}$$

La fréquence de coupure f_{max} , s'exprime à partir des paramètres intrinsèques du schéma petit signal, de la façon suivante :

$$f_{max} \propto \frac{f_t}{2 \times \sqrt{(R_g + R_i + R_s) \times \left(g_d + g_m \times \frac{C_{gd}}{C_{gs}} \right)}} \quad \text{EQ I - 51}$$

R_g , R_i , R_s sont les résistances de grille, d'entrée, et de source. C_{gd} est la capacité grille-drain et C_{gs} la capacité grille-source.

La fréquence de coupure en puissance est donc très sensible aux éléments parasites qui entourent le cœur du transistor. Les fréquences reportées dans ce manuscrit ont été reportées par l'IEMN.

B. Transconductance

La transconductance est une grandeur essentielle du transistor. Elle traduit la capacité à commander le courant circulant dans le canal. La densité de charge est contrôlé par le potentiel de la grille, et l'idéal est d'obtenir la meilleure modulation de courant possible, par une variation de tension de grille la plus faible possible.

$$g_m \left(\frac{\partial I_{ds}}{\partial V_{gs}} \right)_{V_{ds}} \quad \text{EQ I - 52}$$

C. Conductance de sortie

La conductance de sortie caractérise le transistor en fonctionnement saturé. Elle mesure les variations du courant de drain par rapport aux variations de tension de drain, à V_{gs} constant :

$$g_d \left(\frac{\partial I_{ds}}{\partial V_{ds}} \right)_{V_{gs}} \quad \text{EQ I - 53}$$

Un transistor parfait se comporterait comme une source de courant idéale. C'est dire que le niveau du courant de sortie serait indépendant de la tension.

D. Tension de claquage

Les phénomènes de claquages dans le HEMT sont expliqués plus en détail au chapitre II. On distingue en général la tension de claquage lorsque le transistor fonctionne en mode pincé (V_{Br-off}), et la tension de claquage lorsque le canal est complètement ouvert (V_{Br-on}). On peut cependant trouver dans la littérature, d'autres mesures de claquage en mode pincé. Certains annoncent la tension de claquage entre source et drain (V_{Br-ds}) et d'autre la tension de claquage entre grille et drain (V_{Br-gd}). Il convient alors de comparer V_{Br-off} et V_{Br-ds} .

Les tensions de claquage du composant sont très importantes, car ce sont elles qui vont déterminer la tension de sortie maximale que pourra fournir le transistor. En fonction de ce paramètre, plusieurs choix sur le type d'étage amplificateur peuvent être faits (Cascode ou non).

2) Influence des paramètres technologiques et de process sur les grandeurs caractéristiques des transistor

Pour éclairer les résultats reportés dans le chapitre III, nous résumons ici les grandeurs que l'on peut modifier pour améliorer les paramètres technologiques précédemment décrits

Pour augmenter la transconductance intrinsèque G_m , il est nécessaire :

- de réduire la longueur de grille L_g ,
- d'augmenter n_s ,
- d'améliorer les propriétés électroniques du canal,

- de décroître la distance a entre la grille et le canal pour améliorer le facteur de forme L_g/a .

Pour diminuer la capacité d'entrée C_{gs} et la capacité de contre réaction C_{gd} , ainsi que les capacités parasites, afin d'améliorer la fréquence de coupure extrinsèque, il est nécessaire :

- de réduire la longueur de grille L_g ,
- d'augmenter la distance a entre la grille et le canal,
- d'augmenter la hauteur du pied de grille (distance entre le chapeau de grille et le canal),
- de réduire le surplomb du chapeau,
- d'éloigner le cap dopé de la grille coté drain, afin de désertter le canal sur une grande distance coté drain.

Pour diminuer la conductance de sortie G_d , il faut :

- avoir une excellente qualité de couche tampon,
- maintenir un facteur de forme acceptable L_g/a , tout en maintenant une avalanche drain-grille acceptable,
- répartir le champ électrique sur une distance suffisante pour limiter l'ionisation par impact (augmentation de la distance entre la grille et le bord du recess dopé).

Pour diminuer la résistance de source R_s , pour augmenter la fréquence de coupure extrinsèque entre autre, il est essentiel :

- d'avoir une courte distance entre la source et la grille (en particulier au niveau du recess),
- d'utiliser un grand développement de grille,
- d'avoir un bon matériau en terme de mobilité électronique,

- d'avoir une couche de contact très conductrice pourvu que l'on utilise une structure recess permettant d'éliminer cette couche au voisinage de la grille, en particulier du côté drain afin de réduire les capacités parasites tout en maintenant un faible cap pour minimiser la taille du recess entre la source et la grille.

Pour augmenter la tension de claquage en mode pincé V_{Br-off} il faut :

- augmenter l'épaisseur de la couche barrière,

Pour augmenter la tension de claquage en mode passant V_{Br-on} il faut :

- augmenter l'épaisseur de la couche barrière,
- Modifier l'indice d'indium du canal pour diminuer le mécanisme d'ionisation par impact qui pénalise la tension de claquage en mode passant.

3) Un compromis à faire

Il apparaît évident que l'obtention de très bonnes performances sur un critère précis, se fait au détriment des autres paramètres. C'est pour cela que l'on ne trouve pas dans la littérature de publications reportant à la fois les fréquences de coupure et les tensions de claquage. L'objectif dans le cadre d'HEMERODE étant la réalisation d'émetteur et de récepteur à 50 Gbits/s, l'obtention de bonnes performances s'est faite autour de compromis.

Tableau 1 : Compromis entre les performances en tension et les performances en fréquence

	Fréquence de coupure	Tension de claquage	G_m
Réduire la longueur de grille « L_g »	+	-	+
Augmenter l'épaisseur de la couche barrière	+	-	-
-Recess large	-	+	
Décaler la grille vers la source		+	
Décroître la distance « a » entre la grille et le canal	-	+	+
Augmenter le dopage de la couche barrière	+	-	+
Réduire le taux d'indium dans le canal	-	+	

Le tableau 1 résume les avantages et les inconvénients de chaque variation technologique. L'importance des différents paramètres géométriques liés à la grille (recess, centrage, largeur) montre la criticité de cette phase du process technologique dans la réalisation de composants performants.

Plusieurs composants offrant différentes géométries de grille et différentes sortes de couche active seront étudiés et mesurés au chapitre III.

Conclusion

Nous avons présenté dans ce chapitre les avantages des matériaux III - V utilisés dans les transistors MHEMT. Les avantages du canal en GaInAs (forte mobilité et faible gap) et de la couche barrière en AlInAs (fort gap) ont été montrés.

Les différents types de transistor à effet de champ sur GaAs ont été présentés. L'évolution jusqu'au HEMT puis jusqu'au MHEMT a été décrite. L'utilisation d'une couche tampon (buffer) avec un gradient d'indice pour l'Indium a été expliquée.

Enfin, dans une dernière partie, nous avons décrit les paramètres clés, d'un point de vue « système », des composants (G_m , G_d , f_t , f_{max} , V_{br-on} , V_{br-off}). L'influence des différentes variations technologiques (géométrie de la grille, hauteur de la barrière etc...) a été résumée dans un tableau, montrant ainsi la nécessité de faire un compromis entre les tensions de claquage, les fréquences de coupure et la conductance de sortie.

Dans le chapitre suivant nous présenterons les différents effets parasites liés aux matériaux (ionisation par impact) et au process d'épitaxie et de passivation (pièges). Les différents bancs de mesures expérimentales, utilisés pour caractériser les transistors MHEMTs, seront également détaillés.

Références

- [1] **C. Aupetit**, " Etude des effets parasites du transistor à haute mobilité électronique (HEMT) sur InP pour applications. », Thèse de l'université de Limoges, 1998.
- [2] **I. & M. Joindot**, "*Les télécommunications par fibres optiques.*", Collection Technique et Scientifique des Télécommunications, Dunod (Ed.), 1996.
- [3] **L. Bornstein**, "Numerical data and functional relationships in sciences and technology.", Group III, Vol. 17-D, 6-3, table 16, p. 107.
- [4] **S. Adachi**, "Material parameters of $\text{In}_{1-x}\text{Ga}_x\text{As}_y\text{P}_{1-y}$ and related binaries.", J. Appl. Phys., Vol 53, pp. 8775-8792, 1982.
- [5] **O. Madelung** (Ed.), "*Semiconductors-Basic Data.*", Springer, 1996.
- [6] **J.D. Chatelain**, "*Dispositifs à semiconducteur.*", Dunod (Ed.), 1987.
- [7] **S.M. Sze**, "*High-Speed Semiconductor Devices.*", Ed., J. Wiley & Sons, 1990.
- [8] **P. Pouvil**, "*Composants semiconducteurs micro-ondes.*", Masson (Ed.), pp. 87-126, 1994.**J.F. Wager and S.J.T. Owen**, "*InP MISFET technology.*", J. Electrochem. Soc., Vol. 134, pp. 160-165, 1987.
- [9] **J.F. Wager and S.J.T. Owen**, "*InP MISFET technology.*", J. Electrochem. Soc., Vol. 134, pp. 160-165, 1987.
- [10] **M. Renaud, P. Boher, J. Schneider, J. Barrier, D. Schmitz, M. Heyen and H. Jürgensen**, "*Depletion and enhancement mode $\text{Si}_3\text{N}_4:\text{GaInAs}$ MISFETs with no current drift.*", J. de Phy., Suppl. N°9, Tome 49, pp. C4209-C4212, 1988.
- [11] **G. Post, P. Dimitriou, A. Falcou, N. Duhamel and G. Mermant**, "*Ion implanted InP MISFET's with low drain current drift.*", J. de Phy., Coll. C4, suppl. N°9, Tome 49, 1988.
- [12] **W. Schockley**, "*An unipolar field-effect transistor.*", Proc. IRE, 40, p. 1365, 1952.
- [13] **G.C. Dacey and I.M. Ross**, "*Unipolar field-effect transistor.*", Proc. IRE, 41, p. 970, 1953 ; G.C. Dacey and I.M. Ross, "The field-effect transistor", Bell System Tech. J., 34, p.1149,1955.

- [14] **D. Wake, A.W. Nelson, S. Cole, S. Wong, I.E. Henning and E.G. Scott**, "InGaAs/InP junction field effect transistors with high transconductance made using metal organic vapor phase epitaxy.", IEEE Elec. Dev. Lett., EDL-6, p. 626, 1985.
- [15] **Y.G. Chai and R. Yeats**, "InGaAs submicrometer FET's grown by MBE.", IEEE Elec. Dev. Lett., EDL-4, p. 252, 1983.
- [16] **R. Schmitt and K. Heime**, "InGaAs Junction FETs with high frequency limit (MAG=1) above 30 GHz.", Electronics Letters, Vol.21, N°10, p. 449, 1985.
- [17] **S.J. Kim, J. Leong, G.P. Vella-Coleiro and P.R. Smith**, "Fully ion implanted InP JFET with buried p-layer.", IEEE Elec. Dev. Lett., EDL-11, pp. 57-58, 1990.
- [18] **P. Riglet, J.P. Chane, J.J. Vingrief and J. Baelde**, "High performance, high gain, submicron GaInAs JFETs.", Proc. 46th Device Research Conference, Boulder, IIIB-8, 1988.
- [19] **P. Berthier**, "Transistor à effets de champs AlInAs/(Al)GaInAs(P) pour photodétection intégrée à 1,3-1,5 μm .", Thèse de Doctorat de l'Université de Montpellier II, 1993.
- [20] **A. Gautier-Lévine**, "Etudes des effets parasites du transistor à effet de champ à hétérojonction et canal dopé (HFET) sur InP.", Thèse de Doctorat de l'Université de Limoges, N°04-1998, 1998.
- [21] **J.Boucher et J. Simonne**, "Principes et fonctions de l'électronique intégrée.", T. 3, Collection ENSTA, Cépaduès (Ed.), 1994.
- [22] **T. Mimura, S. Hiyamizu, T. Fujii and K. Nanbu**, "A new field effect transistor with selectively doped GaAs/n-AlGaAs heterostructure.", Japan J. Appl. Phys., Vol. 19, pp. L225-L227, 1980.
- [23] **D. Delagebeaudeuf, P. Delescluse, P. Etienne, M. Labnion, J. Chaplart and N. T. Linh**, "Two dimensional electron gas MESFET structure.", Elect. Lett., Vol. 16, pp. 667-668, 1980.
- [24] **R. Dingle, H.L. Stömer, A.C. Gossard and W. Wiegmann**, "Electron mobilities in modulation-doped semiconductor heterojunction superlattices.", Appl. Phys. Lett., Vol. 33, p 665, 1978.

- [25] **N. Saisset**, "Développement d'une méthodologie et des techniques d'analyse associées permettant l'évaluation de la qualité et de la fiabilité des transistors à haute mobilité électronique.", Thèse de Doctorat de l'Université de Bordeaux I, 1996.
- [26] **R. Palla**, "Etude et réalisation de transistors HEMT AlInAs/GaInAs/InP pour circuits optoélectroniques à haut débits.", Thèse de Doctorat de l'Université de Paris VI, 1995.
- [27] **R.L. Anderson**, "*Experiments on Ge-As heterojunctions.*", Solid State Electron., Vol. 5, p. 341, 1962.
- [28] **D. Delagebeaudeuf and N.T. Linh**, "*Metal-(n) AlGaAs-GaAs Two-Dimensional Electron Gas FET.*", IEEE Trans. Elec. Dev., TED-29, p. 955, 1982.
- [29] **J. Yoshida**, "Classical versus quantum mechanical calculation of the electron distribution at the n-AlGaAs/GaAs hetero-interface.", IEEE Trans. Elec. Dev., TED-26, N°1, pp. 156-157, 1986.
- [30] **S.M. Sze**, "*Physics of Semiconductor Devices.*", Ed., J. Wiley & Sons, p. 245, 1981.
- [31] **W. Schottky**, Naturwissenschaften, Vol. 26, p. 843, 1938.
- [32] **J. Bardeen**, "Surface states and rectification at a metal-semiconductor contact.", Phys. Rev., Vol. 71, p. 717, 1947.
- [33] **A.B. Grebene and S.K. Gandhi**, "*General theory for pinched operation of the junction-gate FET.*", Solid State Electron., Vol. 12, p. 573, 1969.
- [34] **J.A. Turner and B.L.H. Wilson**, "Implications of carrier velocity saturation in a gallium arsenide field-effect transistor.", Inst. Phys. and Phys. Soc. Conf., p. 195, 196



CHAPITRE II

Caractérisation, Effets parasites et Automatisation des bancs de mesure

Introduction	61
I Caractérisations statiques (DC)	63
1) Effets parasites	65
A. L'ionisation par impact	65
B. L'effet de coude (kink effect)	73
2) Les moyens expérimentaux mis en place.....	74
II Le claquage du composant HEMT.....	77
1) Les mécanismes mis en jeu.....	77
2) Technique expérimentale de mesures	78
A. Le claquage « Off state » ou méthode « Bahl et Del Alamo ».....	78
B. Le claquage « On state » ou méthode « Somerville »	80
III La commutation retardée de grille et de drain	81
1) La commutation retardée de grille (gate-lag).....	82
A. Description du phénomène	82
B. Interprétation physique	83
C. Impact sur la fonction système	84
2) La commutation retardée de drain (drain-lag)	86
A. Description du phénomène	86
B. Interprétation physique	87
C. Impact sur la fonction système	88
3) Optimisation et automatisation des bancs de mesure	88
A. Principe des mesures gate-lag	88
B. Principe des mesures drain-lag	89
C. Le banc de mesures expérimentales	89
D. Optimisation du banc de mesure	91
IV Mesure des signatures de pièges par la méthode de relaxation isotherme [77]	92
1) Approche théorique.....	92
2) Les différentes méthodes de mesure du taux d'émission.....	94
A. Méthode à température variable	95

CHAPITRE II - Caractérisation, effets parasites et automatisation des bancs de mesures

- B. Méthodes isothermes 96
- 3) Optimisation et automatisation du banc de mesure de relaxation isotherme 97
 - A. Le banc de mesure initial..... 97
 - B. Méthode d'extraction des exponentielles 98
- Conclusion.....102**
- Références104**

Introduction

Le premier chapitre a permis de rappeler les principales propriétés et la structure des transistors MHEMT sur GaAs.

Le transistor MHEMT Métamorphique sur GaAs, tout comme ses prédécesseurs passe par une phase d'amélioration technologique pour s'acheminer vers des performances toujours meilleures.

Aussi, des caractérisations statiques, de courant de grille et drain, de commutation retardée de drain (drain-lag) et de grille (gate-lag), sont indispensables pour évaluer l'existence des effets parasites dans les structures. Cette partie expérimentale constitue de plus une partie essentielle de mes travaux de thèse car les résultats sont les briques de base des modèles développés et présentés dans le chapitre IV.

Ce chapitre s'attache donc à décrire le protocole expérimental utilisé pour analyser les résultats présentés sur le chapitre III, en s'appuyant sur la compréhension des mécanismes de piégeage/dépiégeage mis en évidence par des tests de relaxation isotherme.

Il s'articule autour de quatre parties :

- La caractérisation statique des composants permettant de mettre en évidence :
 - o Le phénomène de kink
 - o Le mécanisme d'ionisation par impact
- Les mesures de tensions de claquage « on state » et « off state » délimitant le domaine de fonctionnement des transistors
- Les mesures dynamiques de commutation retardée de grille et de drain indicatrices de la présence de phénomène de piégeage/dépiégeage dans les couches, aux interfaces et à la surface de la structure.

- Les mesures de relaxation isotherme permettant de dégager les signatures des pièges présents dans la structure.

L'ensemble des bancs de caractérisation avait été mis en place au laboratoire GESTE lors d'études précédentes. En revanche, une partie de mon travail de thèse a consisté à automatiser ces bancs de mesures afin d'écourter les temps d'expérimentation.

Chaque amélioration apportée est décrite dans chacune des parties précédemment citées.

I Caractérisations statiques (DC)

Dans le cadre de l'étude des effets parasites dans les structures de type FET, il est maintenant bien identifié que les caractéristiques $I_d=f(V_{ds})$ et $I_g=f(V_{gs})$ permettent d'accéder rapidement à un certain nombre d'informations telles que la tension de pincement, le maximum de courant.

Par ailleurs, de la mesure des réseaux statiques, on peut déduire l'évolution de la transconductance extrinsèque G_m et la conductance de sortie extrinsèque G_d .

$$G_m = \left(\frac{\partial I_{ds}}{\partial V_{gs}} \right)_{V_{ds}}$$

Et l'évolution de la transconductance définie par

$$G_d = \left(\frac{\partial I_{ds}}{\partial V_{ds}} \right)_{V_{gs}}$$

Ces deux grandeurs caractéristiques sont des indicateurs pour les performances du composant à haute fréquence.

La transconductance renseigne sur la qualité du transport dans le canal ainsi que la modulation de charge par contact schottky. Elle définit donc l'efficacité de modulation de la grille. Les HEMT se distinguent des autres transistors FET par leur conductance élevée.

La conductance de sortie doit être nécessairement connue car elle entre dans le calcul du gain en puissance du composant. Elle permet entre autre de rendre compte de la saturation du courant de drain. D'un point de vue physique du semiconducteur, G_d caractérise le confinement des électrons dans le canal.

La Figure XIX illustre les caractérisations statiques du courant de drain et localise les paramètres précédemment définis.




Figure XIX : Exemple des caractéristiques statiques de HEMT – définition des paramètres

Le gain en tension du transistor est défini par le rapport de la conductance de sortie, sur la transconductance.

Outre ces paramètres indicatifs du fonctionnement du transistor, on peut observer des allures particulières, conséquence des effets parasites et des mécanismes de piégeage/dépiégeage dans la structure (Effet de coude (kink), courbe de courant de grille en forme de cloche etc...).

Dans une première partie, nous allons faire un rappel sur ces phénomènes.

1) Effets parasites

A. L'ionisation par impact

α) Description du phénomène

Le mécanisme d'ionisation par impact est intrinsèque aux dispositifs électroniques. Il peut être présent, dans les technologies actuelles de type transistor, en raison des réductions des dimensions et de l'utilisation de matériaux à faible bande interdite, répondant au besoin d'accroître les fréquences de fonctionnement. Il correspond à la création d'une paire électron/trou par collision d'un électron avec le réseau (Figure XX).




Figure XX : Création de paires électron/trou par ionisation par impact dans le canal d'un transistor.

Ce phénomène n'aura lieu qu'en présence d'un fort champ électrique et de porteurs très mobiles. En effet, en régime de fonctionnement en saturation du transistor, un fort champ électrique apparaît entre la grille et le drain et confère aux électrons, circulant entre source et drain, une énergie suffisante pour ioniser les atomes du réseau. Le nombre de paires électron/trou générées par ionisation par impact est proportionnel au produit du coefficient d'ionisation par la concentration de porteurs. Les électrons sont collectés par le drain, et les trous sont injectés dans le substrat ou collectés soit par la source, soit par la grille, entraînant

ainsi un excès de courant de fuite de grille. Les trous peuvent également être capturés par les pièges.

Cet effet est d'autant plus important que le gap du matériau est petit (l'énergie de seuil de l'ionisation par impact est approximativement $\frac{3}{4} E_g$ [35]). Il est au cœur de nombreuses études visant à optimiser la structure des transistors HEMT.

Dans les transistors FET, le mécanisme se développe dans le canal du transistor, côté drain où règne un fort champ électrique. Une analyse précise du phénomène a été reportée dans le chapitre 2 de la thèse de B.Lambert [36]. On y explique entre autre, que le taux d'ionisation se définit comme le nombre de paires électron/trou créées par unité de longueur. Il permet de quantifier ce mécanisme pour un semiconducteur donné.

Le taux d'ionisation, défini pour chaque type de porteur initiant le mécanisme, est noté respectivement α et β pour les électrons et pour les trous. Ils suivent les lois empiriques suivantes :

$$\alpha(x) = A_e \times e^{-\frac{B_e}{E(x)}} \quad \text{EQ II - 54}$$

$$\beta(x) = A_t \times e^{-\frac{B_t}{E(x)}} \quad \text{EQ II - 55}$$

Avec :

- A_e et A_t (en cm^{-1}), B_e et B_t (en V/cm) sont des coefficients caractéristiques du matériau utilisé qui dépendent notamment de sa largeur de bande interdite.

- $E(x)$ l'amplitude du champ électrique dans le semiconducteur

Ces lois empiriques montrent que le coefficient d'ionisation augmente avec le champ électrique dans le canal (Figure XXI). Par ailleurs, il a été établi que le coefficient d'ionisation par impact augmente quand la valeur de la bande interdite diminue [35][37]. Il sera donc beaucoup plus important dans InGaAs que dans GaAs ou InP.




Figure XXI : Coefficients d'ionisation des trous et des électrons dans l'InGaAs.

β) Méthode expérimentale de mise en évidence du phénomène

Il existe deux méthodes expérimentales d'identification du mécanisme d'ionisation par impact très couramment utilisées.

La première consiste à mesurer les caractéristiques $I_g=f(V_{gs}, V_{ds})$ du transistor. Une allure des courbes en forme de cloche est significative de la présence d'ionisation par impact dans la structure.

En effet, on peut citer les trois principales sources de courant pouvant participer à l'excès de courant de grille :

- le courant de fuite de surface : il est dû à une mauvaise passivation de surface de composant,
- le courant tunnel assisté par pièges : les couches de matériau peuvent contenir des pièges favorisant le franchissement de la barrière par effet tunnel,
- le courant d'ionisation par impact : la présence de forts champs dans les structures dont les bandes interdites sont de plus en plus réduites favorisent le développement du mécanisme d'ionisation par impact.

La passivation des structures actuelles est de plus en plus performante et les courants de fuite de surfaces sont négligeables. Le courant de grille total I_g est alors la somme du courant classique de jonction et du courant d'ionisation.

Le courant d'ionisation est lié au comportement du courant circulant entre la source et le drain (I_d) et au champ électrique dans le canal, par l'intermédiaire du coefficient d'ionisation (équations α et β).

$$I_i \propto I_d \int \beta(x) dx \quad \text{EQ II - 56}$$

$$\beta(x) = A_t \times e^{-\frac{B_t}{\bar{E}(x)}} \quad \text{EQ II - 57}$$




Figure XXII : Exemple de caractéristiques expérimentales $I_g=f(V_{gs})$ montrant la forme "en cloche" du courant de grille due à l'ionisation par impact.

Pour les fortes valeurs de V_{gs} (proche de 0V), l'augmentation du courant de grille avec la tension V_{ds} correspond à l'accroissement du champ électrique et par conséquent, du courant issu du mécanisme d'ionisation par impact. Ensuite I_g décroît avec le pincement du canal (v_{gs}

proche de V_p), ce qui réduit le nombre d'électrons participant à l'ionisation [37], et donc réduit le nombre de trous issus de celle-ci.

Nous étudierons dans le chapitre III, l'influence du champ électrique transversal sur l'allure de la cloche de courant.

Ce phénomène a déjà été observé sur les JFET, les MOSFET Silicium [4-5] et a été analysé dans les transistors MESFET sur GaAs [40] [40] et sur les JFET [41], les HFET [8-9] et les HEMT sur InP [44].

Outre la mise en évidence rapide de la présence d'ionisation par impact, l'étude du courant de grille dans le MHEMT est importante car il est bien connu que cette grandeur doit être minimale pour garantir une bonne sensibilité en réception (dans les préamplificateurs) et pour éviter les phénomènes de claquage dans les amplificateurs à l'émission.

La seconde méthode a été proposée par Hui *et al* en 1990 [41]. Cette méthode repose également sur les mesures DC des courants de grille et drain du transistor. C'est une des techniques les plus couramment utilisées pour identifier le mécanisme.

Le principe consiste à reporter sur un graphe les valeurs du rapport du courant de trous au courant de drain en fonction de $V_{ds}-V_{ds_{sat}}$. Si l'allure des caractéristiques (pour V_{ds} supérieur à $V_{ds_{sat}}$ d'une certaine valeur), est identique à celle reportée sur la Figure XXIII, la

représentation de la courbe $\frac{I_i}{I_d}$ en fonction de $\frac{1}{V_{ds}-V_{ds_{sat}}}$ devient une droite ce qui traduit la présence d'ionisation par impact dans la structure. On peut alors définir le taux d'ionisation présent.




Figure XXIII : Schéma explicatif d'une méthode de détermination du phénomène d'ionisation par impact.

En effet, il est généralement rapporté que le taux d'ionisation est défini comme le nombre de paires électrons trous créés par unité de longueur. On exprime alors le courant de trous (I_i) créé dans le canal du transistor comme suit :

$$I_i = q \times p \times W \times \int_0^{L_g} \int_0^a \alpha_n \times V_{sat} \times dx \times dy \quad \text{EQ II - 58}$$

- Avec :
- W, L_g et a : respectivement la largeur de grille, la longueur de grille et la profondeur du canal.
 - V_{sat} : la vitesse de saturation des électrons dans le canal
 - n : la densité électronique initiant l'ionisation par impact dans le canal
 - q : la charge électronique élémentaire

Le coefficient d'ionisation, résultat de l'intégration au premier ordre de l'équation EQ II-3 , sur la longueur effective L_{eff} où se produit l'ionisation par impact s'exprime en fonction du courant de trous incidents I_{e0} :

$$\beta_n = \frac{1}{L_{eff}} \times \frac{I_i}{I_{e0}} \quad \text{EQ II - 59}$$

Hui *et al.* ont ensuite proposé de relier cette donnée aux grandeurs électriques mesurées. Il est donc nécessaire de relier les courants de trous et d'électrons aux courants de grille et drain mesurés.

Les trous générés par l'ionisation par impact, peuvent être soit collectés par la source ($I_{s\text{trou}}$), la grille ($I_{g\text{trou}}$), ou le substrat ($I_{sub\text{trou}}$), soit se recombiner avec les électrons libres du canal ($I_{r\text{trou}}$).

$$I_i = I_{g\text{trou}} + I_{s\text{trou}} + I_{sub\text{trou}} + I_{r\text{trou}} \quad \text{EQ II - 60}$$

Le potentiel du substrat étant relié au potentiel de source et les trous dans le canal, ayant une durée de vie faible en raison de la densité élevée des électrons dans le canal, les courants de trous $I_{s\text{trou}}$ et $I_{sub\text{trou}}$ peuvent être négligés devant les autres composantes.

Le courant $I_{r\text{trou}}$ sera également négligé, car les trous se recombinaient dans le canal, n'ont pas d'influence sur le comportement du transistor.

$$\text{On admettra donc que : } I_i = I_{g\text{trou}} \quad \text{EQ II - 61}$$

Le courant de grille total I_g résulte alors de la somme du courant classique de jonction $I_{g\text{inv}}$ et du courant de trous $I_{g\text{trous}}$:

$$I_g = I_{g\text{inv}} + I_{g\text{trou}} \quad \text{EQ II - 62}$$

Ainsi on écrira le courant de grille en fonction du courant de trou :

$$I_g = I_{g\text{inv}} + I_i \quad \text{EQ II - 63}$$

Après avoir établi la relation entre les courants de trous issus de l'ionisation par impact et ceux mesurés sur la grille, il est nécessaire d'établir une relation entre les courants d'électrons.

Il est généralement admis que le courant de drain (I_d) est la somme du courant d'électrons provenant de la source (I_{e0}) et de celui issu de l'ionisation par impact (I_{eii}) (Hypothèse 1).

$$I_d = I_{e0} + I_{eii} \quad \text{EQ II - 64}$$

On peut maintenant aboutir à la relation entre le taux d'ionisation et les courants précédemment définis en combinant les équations EQ II - 6, EQ II -10 et EQ II - 11. On obtient alors :

$$\alpha_n = \frac{1}{L_{\text{eff}}} \times \frac{I_g - I_{g\text{inv}}}{I_d - I_{eii}} \quad \text{EQ II - 65}$$

Si on fait l'hypothèse que le courant de trous ($I_{g\text{trous}}$) issus de l'ionisation est très supérieur au courant de jonction (Hypothèse 2), et que le courant issu de l'ionisation par impact (I_{eii}) est très petit devant le courant d'électrons provenant de la source (I_{e0}) (Hypothèse 3) on peut alors approximer α_n de la manière suivante :

$$\beta_n = \frac{1}{L_{eff}} \times \frac{I_g}{I_d} \quad \text{EQ II - 66}$$

L'équation EQ II – 11 ne sera valable que si les hypothèses 2 et 3 sont vérifiées. En effet, si la tension V_{ds} est faible, le nombre de trous issus de l'ionisation par impact deviendra du même ordre de grandeur que le courant de jonction et la valeur du taux d'ionisation sera surestimée. A l'inverse, si la tension V_{ds} est grande, le courant d'électrons issus de l'ionisation par impact ne sera plus négligeable devant le courant en provenance de la source et cela entraînera une sur estimation de l'ionisation par impact.

En combinant les équations EQ II – 4 et EQ II -13, on obtient alors :

$$\frac{I_g}{I_d} = A_t \times L_{eff} \times e^{-\frac{B_t}{\bar{E}(x)}} \quad \text{EQ II - 67}$$

De plus, en considérant que le champ longitudinal dans le canal est prédominant par rapport au champ transversal, on peut écrire le champ électrique maximum [45] comme suit :

$$E_{max} \approx \frac{V_{ds}}{L_{eff}} \quad \text{EQ II - 68}$$

Le rapport $\frac{I_g}{I_d}$ est alors obtenu à partir des équations précédentes :

$$\frac{I_g}{I_d} = A_t \times L_{eff} \times e^{-\frac{B_t \times L_{eff}}{V_{ds}}}$$

Comme la longueur effective de la région de pincement L_{eff} peut être considérée comme constante, le rapport du courant de trous au courant de drain-source est une fonction unique de

V_{ds} . Donc, pour de grandes valeurs de la tension V_{ds} la représentation de la courbe $\frac{I_g}{I_d}$ en

fonction de $\frac{1}{V_{ds}}$ est un ensemble de droite parallèle fonction de V_{gs} .

Cette méthode sera utilisée dans le chapitre de résultats pour mettre en évidence le mécanisme d'ionisation par impact dans les structures MHEMT. Il est cependant intéressant de noter que M.H. Somerville, *et al.* ont montré que les variations du courant de drain

suivaient un mécanisme plus complexe que celui correspondant à l'hypothèse 1 très généralement admis [46]. Nous analyserons cet autre point de vue en interprétant les mesures (chapitre III) et sur les modèles proposés (chapitre IV).

B. L'effet de coude (kink effect)

L'effet de coude (kink) correspond à une augmentation rapide du courant de drain au delà d'une certaine tension de drain appelée tension de kink ou tension de coude, que l'on notera V_{kink} (Figure XXIV).




Figure XXIV : Effet de coude (Effet Kink)

Cet effet entraîne une augmentation de la conductance drain-source (G_d) et un gain en tension faible.

Plusieurs équipes de recherche ont déjà, et continuent, à analyser l'effet kink dans différents types de transistors à effet de champ (MOSFET Si [13-14], MESFET GaAs [49], HEMTs InGaAs/InAlAs [46] et [16-19], HFETs AlInAs sur InP [54], HEMT AlGaAs sur GaAs [21-22], HEMTs GaN [57], HEMT Métamorphique sur GaAs [24-25]).

Cependant l'origine de ce phénomène est encore aujourd'hui au centre des discussions. Plusieurs modèles et hypothèses ont été présentés dans la littérature.

Des expériences récentes ont montré que la passivation de la surface du transistor réduisait le kink [60]. Des évolutions intéressantes de l'effet ont été observées avec la lumière [61] et la température [62].

Aussi trois grands principes découlent de toutes ces études pour expliquer l'origine du phénomène :

- L'effet kink est induit par les niveaux profonds (pièges) qui entraînent la capture et l'émission des porteurs sous l'effet du fort champ électrique présent entre drain et grille [51]-[62].
- L'effet kink est induit par le mécanisme d'ionisation par impact, précédemment décrit. Les électrons générés sont collectés par le drain, et les trous accumulés vers la grille, ce qui diminue la résistance parasite entre grille et source, entraînant l'augmentation de I_d . [53][63].
- L'effet kink est lié aux défauts profonds et aux mécanismes d'ionisation par impact, cumulés. Une partie des trous générés par l'ionisation par impact est capturée par les niveaux profonds (pièges) modifiant la zone de charge d'espace et le courant I_d . Sommerville précise en 2000 [46], qu'une partie des trous qui remontent vers la grille se recombinent. Et que les autres vont s'accumuler sous la grille et modifier son potentiel. En conséquence, le courant de drain, I_d augmente.

Ces théories seront discutées dans le chapitre III (résultats de mesures) et le chapitre IV (Modélisation).

2) Les moyens expérimentaux mis en place

Le banc de mesures statiques utilisé comprend un analyseur de paramètres Hewlett Packard-4155A, couplé à une table de test sous pointes micrométriques pour effectuer les mesures directement sur les plaques (wafers). La Figure XXV donne un schéma explicatif du banc. Comme les mesures se font sous pointes, aucune préparation des composants n'est à entreprendre (pas de découpage, ni de montage en boîtier).




Figure XXV : Schéma du banc de mesure sous pointe)

Plusieurs connexions sont possibles pour effectuer l'analyse des composants, en fonction de leurs capacités :

Seules les sorties SMU seront utilisées pour caractériser les transistors. Chaque contact du composant est relié à une sortie SMU. L'analyseur est programmé de telle sorte que le composant soit polarisé en tension et que l'on puisse effectuer une mesure de tous les courants disponibles.

L'analyseur est pourvu d'un mode de programmation de fonctions permettant d'effectuer n'importe quel relevé mathématique à partir des mesures effectuées (g_d , g_m , etc....).

Enfin, ce banc de mesures peut être utilisé :

- de façon autonome et interactive (les données sont rentrées au clavier de l'appareil et toutes les mesures nécessitent une manipulation),
- en utilisant un langage résident (le basic) pour effectuer des programmes internes permettant la continuité des opérations sans intervention,
- de manière automatisée à partir d'un PC à l'aide d'une interface IEEE 488.

Pour l'étude des différentes structures disponibles dans le cadre de ce travail, les mesures expérimentales suivantes seront effectuées :

1.Caractéristique $I_d=f(V_{ds},V_{gs})$

Cette représentation est la plus classique pour un transistor, I_d et V_{ds} sont respectivement le courant et la tension de drain.

2.Caractéristique $g_d=f(V_{ds},V_{gs})$

g_d , la conductance de sortie du transistor précédemment définie.

3. Caractéristique $I_g=f(V_{gs}, V_{ds})$ en polarisation inverse

I_g représente le courant de grille du transistor, cette caractéristique est tracée en appliquant sur la grille une tension négative.

4. Caractéristique $g_m=f(V_{gs}, V_{ds})$

g_m est la transconductance du transistor.

L'ensemble des mesures a été effectué sous éclairage et dans l'obscurité.

II Le claquage du composant HEMT

Les transistors HEMT possèdent les caractéristiques de rapidité parmi les plus élevées (fréquence de transition de l'ordre de 400 GHz) de part l'utilisation de l'InGaAs. Ils peuvent également délivrer un important courant de drain. Cependant, les performances en puissance peuvent être limitées car la faible longueur de bande interdite de l'InGaAs conduit à un taux d'ionisation par impact élevé en regard des tensions appliquées, ce qui est généralement la cause des faibles tensions d'avalanche des HEMTs. Aussi, suivant la longueur de grille du transistor, un compromis est fait entre tension de claquage et fréquence maximum de transition.

D'une manière générale, pour tout transistor, la puissance de sortie atteindra une valeur de saturation, en fonction de la puissance d'entrée, directement liée à la valeur de l'excursion maximale que peuvent prendre le courant et la tension de sortie. Le courant est limité par la vitesse de saturation des électrons et les tensions par les mécanismes de claquage.

Les relativement faibles tensions de claquage des HEMT sont l'une de leur principale limitation. Il était donc très intéressant d'étudier la variation de celles-ci entre les différentes technologies de HEMT que nous avons étudié pendant le projet HEMERODE. Nous présentons un peu plus loin, les mécanismes de claquage dans le HEMT et les différentes méthodes de mesures non destructives, utilisées

1) Les mécanismes mis en jeu

Pour définir le claquage dans les transistors, on distinguera deux modes de fonctionnement :

-Lorsque le transistor est en mode pincé : Le claquage est principalement dû à un courant d'électron thermoionique, assisté par effet tunnel, qui se produit dans la région à fort champs situé entre grille et drain. On parlera de claquage « Off state ».

-Lorsque le transistor est en mode passant : Le phénomène dominant à l'origine du claquage est le courant entre source et drain, lié à l'ionisation par impact. On parlera de claquage « On state ».

Ces deux phénomènes ont été étudiés de manière plus complète dans la thèse de C. Ladner_Marcoux [65].

2) Technique expérimentale de mesures

A. Le claquage « Off state » ou méthode « Bahl et Del Alamo »

La méthode proposée par Del Alamo permet la mesure des tensions de claquage entre source et drain (BV_{ds}^g) et entre grille et drain (BV_{dg}).

Lorsque le transistor est bloqué, le courant de drain est faible (typiquement estimé à 1% de I_{dss}). Le claquage en mode pincé est la conséquence de la destruction de la diode grille-drain sous forte polarisation inverse.

L'avantage de la technique de caractérisation utilisée pour mesurer la tension de claquage « Off state » réside dans la non destructivité du composant, puisqu'elle s'effectue en mode courant.

Elle consiste à injecter un courant de drain constant et à appliquer une tension de polarisation de grille variant de 0 V à des valeurs négatives. Le courant de drain typiquement injecté, de 1 mA, rend le transistor en fonctionnement ouvert. On mesure simultanément la tension drain source V_{ds} et le courant de grille, I_g (Figure XXVI).




Figure XXVI : Schéma de la mesure de la tension de claquage Off state




Figure XXVII : Exemple de caractéristiques de claquage « Off state » pour un MHEMT

En diminuant la tension de polarisation de grille, le courant inverse de la grille (I_g) croît (Figure XXVII) jusqu'à atteindre la valeur du courant de drain (I_d). Dans cette configuration, la tension V_{ds} passe par un maximum (BV_{ds}^g) et BV_{dg} , qui correspond à la tension de claquage de la diode grille drain, est définie.

Le changement de pente de la tension drain-source, dans la caractéristique de claquage, repérée par BV_{ds}^{ch} , révèle le claquage du canal par avalanche ou par effet tunnel.

Dans le cas d'un claquage prématuré de la jonction grille-drain, le claquage du canal peut ne pas être observé.

B. Le claquage « On state » ou méthode « Somerville »

Somerville a proposé en 1998-1999 [66-67], une méthode pour mesurer le claquage du transistor en mode passant, sans destruction du composant, en utilisant une technique d'extraction du courant de grille.

La technique de la caractérisation du claquage « On state » (Figure XXVIII) consiste à ouvrir le canal du transistor en augmentant le courant de drain à partir du point de claquage « Off state » de la jonction grille drain ($I_d = |I_g|$). Pour chaque valeur du courant de drain, on mesure la tension drain-source.

Le schéma de principe est donné sur la Figure XXVIII.




Figure XXVIII: Schéma de la mesure de la tension de claquage « On state »

A 1mA/mm, par exemple, et I_d est augmenté de I_g jusqu'à une valeur d'environ 20% à 30% de I_{dss} . On trace alors la caractéristique $I_d=f(V_{ds})$ pour I_g constant (courbes iso- I_g) comme illustré Figure XXIX.




Figure XXIX: Exemple de caractéristiques de claquage « On state » pour un MHEMT

Pour les deux techniques de mesures de tension de claquage décrites, les conditions de mesure (c'est-à-dire, l'avaleur fixée du courant de grille conditionnent la définition des lieux de claquage et confère un degré de liberté intéressant.

III La commutation retardée de grille et de drain

Les transistors MHEMT sur lesquels porte cette étude doivent être utilisés dans des circuits amplificateurs pour les modules d'émission (drivers) et de réception (préamplificateurs) de liaison optiques à 50 Gbits/s (projet RNRT HEMERODE).

De nombreuses études ont déjà porté sur la commutation retardée de grille (gate-lag) et de drain (drain-lag) car elles permettent d'évaluer la stabilité du courant de drain du transistor, lors de changement rapide de tension de grille et de drain respectivement. Hors, dans les communications optiques haut débit, les transistors sont soumis à des contraintes de changement d'état très rapides. Les mesures de drain-lag et de gate-lag sont alors un atout

précieux pour analyser les modifications des niveaux de sorties des transistors. Ces effets parasites sont principalement liés à des défauts (piège) dans la structure.

Nous présentons dans les paragraphes suivants

Nous présentons dans paragraphes suivant les origines de ces défauts, ainsi que les bancs de mesure mis en place pour les quantifier.

1) La commutation retardée de grille (gate-lag)

De nombreux chercheurs se sont intéressés à l'effet parasite de retard à la commutation de grille sur les MESFET [34-36], les HFET [37-38] et sur les HEMT [39-44].

A. Description du phénomène

L'effet de retard à la commutation de grille est un phénomène transitoire qui affecte le courant de drain lorsqu'on applique une impulsion en tension sur la grille avec une petite variation de tension drain-source V_{ds} .

En effet, le phénomène de gate-lag est caractérisé par un retard à l'établissement du courant de drain (Figure XXX). Ce dernier n'atteint sa valeur statique I_{dss} qu'après un temps pouvant aller de 10 μs à 1s. Cet effet peut être observé sous fort et faible champ.




Figure XXX : Schéma de la mesure de gate-lag.

L'évolution du courant de drain peut être décomposée en deux étapes :

- une augmentation rapide jusqu'à un niveau intermédiaire (I_{d0}) inférieur à I_{dss} . I_{dss} représente la valeur statique du courant de drain I_d , lorsque la tension de grille est nulle, en zone de saturation de la caractéristique $I_d=f(V_{ds})$,
- une augmentation lente jusqu'à I_{dss} , caractéristique d'un mécanisme d'émission d'électrons par les pièges situés en surface entre grille et drain, et entre grille et source.

B. Interprétation physique

Le transistor présente des zones de charge d'espace entre grille et drain et entre grille et source, liées aux problèmes technologiques de surface. L'effet gate-lag est dû à la variation temporelle et en conséquence fréquentielle de la résistance d'accès R_s , entre grille et source. Ceci a été confirmé en mesurant la dépendance en fréquence de la transconductance g_m [71]

Juste après l'impulsion en tension sur la grille (passage de V_p à 0 V), le canal s'ouvre en dessous de la grille, mais les zones d'accès, elles, ne disparaissent qu'après un certain temps en raison de la présence des pièges lents. L'ouverture rapide du canal sans que les zones d'accès ne changent est représentée par I_{d0} sur la réponse en courant. Le courant atteint ensuite sa valeur de saturation I_{dss} en suivant une allure multi exponentielle qui correspond au temps de relaxation des pièges situés dans la zone d'accès grille-source.

Des traitements de surface ont clairement montré que l'effet de gate-lag est induit par des états de surface lents. Il est possible de l'éliminer complètement en appliquant un traitement de surface approprié [68], [80]. Ces états de surface sont dus soit aux pièges profonds, dans la région désordonnée proche de la surface, incorporés lors de la croissance épitaxiale ou résultant des étapes technologiques de fabrication ultérieure, soit aux ions libres situés dans les couches diélectriques de passivation. Ces états de surface peuvent être modélisés par un circuit RC [68].

Le gate-lag peut s'amplifier avec le vieillissement du composant [80].

C. Impact sur la fonction système

En mesure hyperfréquence, la durée de l'impulsion ou alternance peut être considérée comme très petite, le courant de drain n'atteindra donc que la valeur I_{d0} . Cette dernière devient alors la valeur maximum disponible pour les opérations micro-ondes. La puissance de sortie diminuera.

J.M. Dumas a montré que l'effet parasite de gate-lag provoque un effondrement de la caractéristique $I_d = f(V_{ds})$ du transistor [80]. Cet effondrement est d'autant plus important que le canal est ouvert (Figure XXXI), ce qui est une confirmation du rôle de la surface.




Figure XXXI : Effet du gate-lag. En trait plein : caractéristique statique du transistor. En trait pointillé : caractéristique déduite de la mesure de gate-lag (pour chaque V_{ds} on relève I_{d0}).

Si on considère le transistor en zone saturée, l'effet gate-lag se réfère à la représentation temporelle de la fonction de transfert entre ∂V_{gs} et ∂I_d par rapport à un point de polarisation V_{ds} donné. Ainsi, le passage à la représentation fréquentielle montre que **l'effet gate-lag se traduit généralement par une diminution de la transconductance** $g_m = \frac{\partial I_g}{\partial V_{gs}}_{V_{gs}=\text{const}}$ **avec la fréquence.**

En effet, la zone déplétée entre grille et source conduit à ajouter une résistance d'accès de source R_s dépendant de la constante de temps des pièges. Cette résistance d'accès est donc dépendante de la fréquence. Au premier ordre, g_m est proportionnelle à $1/R_s$, la commutation retardée de grille a pour effet d'introduire $R_s(f)$ et induit donc la diminution de g_m .

En résumé, le retard à la commande de grille dépend des pièges situés dans les zones d'accès proches de la surface et non des pièges situés sous la grille.

Les améliorations technologiques de passivation et de préparation de surface et de creusement (recess) de grille ont largement contribué à la diminution, voire à l'élimination, de cet effet parasite ([68], [80] et [81]).

2) La commutation retardée de drain (drain-lag)

A. Description du phénomène

Le drain-lag correspond à un courant transitoire de drain en réponse à une impulsion en tension sur le drain, dans la région de saturation de la caractéristique $I_d=f(V_{ds})$, pour une tension de grille fixée (Figure XXXII).

Quand le transistor est affecté de drain-lag, le courant de drain I_d augmente brusquement dépassant sa valeur statique (↻ à ↷) lors du front montant de l'impulsion sur le drain (V_{dsmin} vers V_{dsmax}), et présente un temps de retard avant de retrouver ce niveau (↷ à ✓). Lors du front descendant de l'impulsion (V_{dsmax} vers V_{dsmin}), l'effet inverse se produit, à savoir que le courant descend au-dessous de sa valeur statique (✓ à ✓) et met un certain temps avant de retrouver le niveau stationnaire (✓ à ✕). Le retard du courant est plus prononcé lors du front descendant de l'impulsion de drain (constante de temps de l'ordre de 1 ms à 100 ms). Ces effets dépendent de l'amplitude, de la durée de l'impulsion et de la structure même du transistor testé.




Figure XXXII : Schéma de la mesure de drain-lag.

B. Interprétation physique

Cet effet trouve son origine à l'interface couche active/substrat (ou couche active/couche tampon selon la structure du transistor). Des électrons sont injectés dans le substrat (ou la couche tampon), où ils sont capturés par les pièges présents dans la couche. Il se produit alors une variation de l'épaisseur de la zone déserte dans la couche active qui entraîne les variations du courant de drain.

Plus précisément, lorsque V_{ds} augmente, la barrière de potentiel à l'interface couche active/substrat (ou couche active/couche tampon) est diminuée par un retour capacitif à travers le substrat. Le canal s'ouvre et I_d présente un "overshoot" (∞ à \bullet). En même temps, des électrons sont injectés dans le substrat (ou la couche tampon) et y sont capturés par les pièges. En conséquence, la zone de charge d'espace à l'interface augmente, le canal est alors pincé, entraînant la diminution du courant de drain jusqu'à un état statique (\bullet à \checkmark), avec une constante de temps typique du mécanisme de piégeage (**Erreur! Source du renvoi introuvable.**). Quand V_{ds} diminue, la barrière de potentiel à l'interface augmente, le courant diminue (\checkmark à 4), puis les électrons sont réémis thermiquement par les pièges profonds situés à l'interface beaucoup plus lentement qu'ils ont été piégés. Le retour du courant se fait donc plus lentement (après quelques ms) (\checkmark à \times) [68]

L'effet de commutation retardée de drain est donc un effet intrinsèque. Il est créé par les pièges qui se situent dans le volume de la structure.

C. Impact sur la fonction système

La variation du courant de drain liée à l'effet parasite de drain-lag peut entraîner des erreurs de transmission du signal ou de diagnostic d'une liaison haut débit.

De plus, par définition de la conductance de sortie : $g_d = \frac{\partial I_d}{\partial V_{ds}}_{V_{gs}=\text{const}}$, **l'effet drain-lag entraîne une augmentation de g_d avec la fréquence [82], [76] et [83].**

3) Optimisation et automatisation des bancs de mesure

A. Principe des mesures gate-lag

Le phénomène de gate-lag peut se mesurer en relevant la réponse du courant de drain à un pulse en tension sur la grille.




Figure XXXIII : Principe de la mesure de gate-lag

Ce type de mesure permet de définir un taux de gate-lag :

$$\tau_{gl} = \frac{Id_{ss} - Id_{so}}{Id_{ss}} \times 100 \dots \quad \text{.EQ II - 69}$$

I_{dss} étant la valeurs du courant en fin de pulse correspondant à la valeur de I_d lorsque $V_{gs} = 0 V$.

I_{ds0} étant la valeur du courant au le début de la courbure de la réponse en courant.

B. Principe des mesures drain-lag

Le phénomène de drain lag peut se mesurer en relevant la réponse du courant de drain à un pulse en tension sur le drain.




Figure XXXIV : Principe de la mesure de drain-lag

Ce type de mesure permet de définir un taux de drain-lag :

$$\tau_{gl} = \frac{Id_{ss} - Id_{overshoot}}{Id_{ss}} \times 100 \quad \text{EQ II - 70}$$

I_{dss} étant la valeur du courant en fin de pulse correspondant à la valeur de I_d lorsque $V_{gs} = 0 V$.

$I_{dovershoot}$ étant la valeur du courant en haut de l'excursion de courant.

C. Le banc de mesures expérimentales

La difficulté pour ce type de mesure réside dans la mesure du courant de drain. Deux méthodes ont été essayées.

La première méthode utilise une sonde de courant, sur le principe de la pince ampèremétrique et permet donc de mesurer le courant en minimisant la modification des paramètres de sortie du composant (impédance de sortie).

La deuxième méthode (Figure XXXV, Figure XXXVI) s'appuie sur la mesure d'un différentiel de tension aux bornes d'une résistance de faible valeur, placée entre le drain et l'alimentation de polarisation du drain pour la mesure gate-lag, ou entre le drain et le générateur d'impulsions pour la mesure de drain-lag




Figure XXXV : Banc de mesure drain-lag




Figure XXXVI : Banc de mesure gate-lag

Tableau 2: Avantages et inconvénients de chaque méthode de mesure du courant

	Méthode 1 (sonde de courant) TEKTRONIX 11402A et module 11A16 avec sondes A6032	Méthode 2 (différentiel de tension) TELTRONIX 3014B
Spectre des signaux mesuré	- La sonde de courant ne peut pas mesurer le continu, et sa précision en BF est mal définie	+ Tout le spectre de fréquence est couvert
Modification des paramètres de sortie du composant	+ Ne modifie pas la résistance de sortie du MHEMT	- Le fait de rajouter une résistance, même faible, sur le drain modifie le comportement du transistor. Sous l'effet de l'impulsion sur la grille, dans le cas du gate-lag, elle entraîne un ΔV_{ds} qui provoque un faible effet drain-lag, qui se superpose à l'effet que l'on veut mesurer.
Précision de la mesure	+ Si la sonde est suffisamment sensible, la mesure est très bonne	- Il faut que la résistance utilisée soit de très petite valeur. Or mesurer de faibles courants ($\sim 1\text{mA}$) aux bornes d'une résistance de 1 ohm, oblige à utiliser l'oscilloscope avec son calibre le plus précis, mais aussi le plus sensible au bruit.

D. Optimisation du banc de mesure

Le générateur de pulse utilisé (HP8115A) est conçu pour fonctionner sur un circuit adapté à 50 Ohms. Or la résistance de sortie du MHEMT vient désadapter le circuit et il est nécessaire d'ajuster les valeurs de réglage en début de manipulation à l'aide d'un oscilloscope.

Pour remédier à ce problème et permettre l'acquisition des points sur un PC, un logiciel a été développé pour piloter l'ensemble du banc via la liaison GPIB. L'asservissement en tension du générateur de pulse a été automatisé à partir des données de l'oscilloscope

Le Logiciel développé permet de paramétrer les niveaux haut et bas des impulsions générées, les niveaux de polarisation continue du composant, ainsi que les critères liés à l'acquisition proprement dite (nombre de point, moyenne).

Le logiciel permet également de comparer les spectres fréquentiels des signaux, et ainsi de donner un indice sur l'impact système des défauts.

IV Mesure des signatures de pièges par la méthode de relaxation isotherme [77]

1) Approche théorique

Les propriétés de conduction et de transport dans les semiconducteurs dépendent des états de la bande interdite. Ces états qui peuvent être donneurs ou accepteurs ont pour rôle de fournir les électrons ou les trous de conduction.

En plus de ces niveaux qui sont proches des bandes de conduction ou de valence, on rencontre des niveaux d'énergie plus éloignés des bandes. Ces niveaux résultent en général des défauts de fabrication des couches semi conductrices.

Ces niveaux profonds peuvent jouer un rôle bénéfique quand ils sont utilisés pour rendre un semi conducteur isolant par capture des porteurs de conduction, mais ils peuvent également jouer un rôle pénalisant.

Un piège peut soit capturer un électron, il est alors dit « négatif », soit émettre un électron, il est alors neutre.

Les pièges à électrons sont les pièges situés dans la demi bande supérieure, la probabilité qu'ils échangent leurs électrons avec la bande de conduction est beaucoup plus grande qu'avec la bande de valence. De la même manière, les pièges de la demi bande inférieure sont appelés pièges à trous et échangent de préférence avec la bande de valence.

Soit N_t , la concentration totale des pièges et n_t , la concentration des pièges ayant capturé un électron.

La variation de la population d'électron libre due à la capture par les pièges peut s'écrire :

$$\frac{dn}{dt} = -n \times C_n \times (N_t - n_t) \quad \text{EQ II - 71}$$

n est le nombre d'électrons dans la bande de conduction

c_n est le taux de capture d'un électron de la bande de conduction par un défaut.

La variation de la concentration en électrons libres due à l'émission des pièges est

$$\frac{dn}{dt} = e_n \times n_t \quad \text{EQ II - 72}$$

e_n désigne le taux d'émission d'un électron par un défaut, vers la bande de conduction.

La variation globale de la concentration en électron s'écrit donc :

$$\frac{dn}{dt} = -n \times c_n \times (N_t - n_t) + e_n \times n_t \quad \text{EQ II - 73}$$

En régime permanent la population libre est nulle, d'où

$$\frac{dn}{dt} = 0 \quad \text{EQ II - 74}$$

On déduit de EQ II -19 et EQ II – 20, l'expression du taux d'émission d'un électron par un piège:

$$e_n = n \times c_n \times \left(\frac{N_t - n_t}{n_t} \right) = n \times c_n \times \left(\frac{1 - f_T}{f_T} \right) \quad \text{EQ II - 75}$$

Le taux de capture d'un électron de la bande de conduction par un défaut, c_n peut s'exprimer en fonction de la section efficace de capture thermique d'un électron et de la vitesse quadratique moyenne des électrons v_n :

$$c_n = \sigma_n \times v_n \quad \text{EQ II - 76}$$

n et f_t , peuvent s'exprimer à l'équilibre en fonction de la température et des niveaux d'énergie de conduction (E_C) et de valence (E_V). Finalement on obtient :

$$e_n = \sigma_n \times v_n \times N_c \times e^{-\left(\frac{E_C - E_T}{kT}\right)} \quad \text{EQ II - 77}$$

N_c est la densité effective des états dans la bande de conduction.

N_v est la densité effective des états dans la bande de valence.

v_n et N_c sont déterminé pour un matériau donné. L'évaluation de e_n à différentes températures permet de définir la section de capture et le niveau d'énergie du piège par rapport au niveau de la bande de conduction.

On peut de la même manière trouver l'expression du taux d'émission e_p de trous entre le piège et la bande de valence.

Nous allons maintenant présenter les différentes méthodes expérimentales de mesure du taux d'émission permettant de déduire la signature des pièges.

2) Les différentes méthodes de mesure du taux d'émission.

La mesure du taux d'émission d'un piège peut s'effectuer en mesurant l'évolution de la charge de celui-ci, entre le moment où il est rempli et un état final dans lequel le piège est vide.

L'évolution en fonction du temps de ce régime transitoire est gouvernée par l'équation (EQ II - 22), dont la solution est :

$$n(t) = n_t(0) \times e^{(-e_n \times t)} \quad \text{EQ II - 78}$$

La mesure du facteur exponentiel de retour à l'équilibre permet de trouver directement le taux d'émission du piège.

Comme il n'est pas possible de mesurer directement le taux d'émission du piège, cette mesure se fait par l'intermédiaire de la mesure d'une grandeur électrique comme une capacité ou un courant.

On peut classer les méthodes de mesure en deux familles :

- Les méthodes à température variable
- Les méthodes isothermes.

A. Méthode à température variable

Les méthodes à températures variables sont dérivées de la spectroscopie en régime transitoire des centres profond (DLTS), mis en point par Lang [84].

Le signal DLTS est simplement la différence entre deux valeurs du transitoire, pris à des instants fixes t_1 et t_2 par rapport à l'instant initial pour la température considérée T . il est noté $S(T, t_1, t_2)$.

L'enregistrement de S en fonction de T est le spectre DLTS. Cette courbe passe par un maximum T_M . Lang a montré que le taux d'émission à cette température était :

$$e_{T_M} = \frac{\text{Log} \left(\frac{t_2}{t_1} \right)}{t_2 - t_1} \quad \text{EQ II - 79}$$

Cette méthode est très utilisée car elle donne directement le taux d'émission à la température T_M . L'inconvénient de cette méthode est de n'être précise que lorsque le semiconducteur ne contient qu'un piège. Plusieurs variantes de cette méthode ont été proposées pour améliorer cela. On peut citer :

- La déconvolution de chaque PIC du Spectre DLTS
- La DLTS différentielle (DDLTS) qui en utilisant deux tensions de remplissage différentes, permet d'isoler une partie des défauts.

Malgré ces variantes, les méthodes DLTS, se montrent insuffisantes quand il y a plusieurs niveaux profonds, donc plusieurs exponentielles et quand les matériaux grand gap sont utilisés (GaN). Cette méthode ne sera pas exploitée dans le cadre de ce travail.

B. Méthodes isothermes

Dans ce type de mesure, on enregistre directement la réponse transitoire du retour à l'équilibre du courant en fonction du temps.

Si n niveaux de pièges sont en jeu, la réponse sera dite de type multi-exponentielle et s'écrira :

$$y(t) = \sum_{j=1}^n a_j \times e^{-\alpha_j \times t} + a_0 \quad \text{EQ II - 80}$$

La difficulté consiste donc à retrouver à partir du signal mesuré

- Le nombre n d'exponentielles
- Les amplitudes a_j
- L'inverse des constantes de temps α_j

Plusieurs méthodes ont été proposées :

- La méthode graphique : simple mais pratiquement inutilisable au delà de trois exponentielles

- Les méthodes de déconvolution : elles consistent à écrire $y(t)$ sous forme intégrale, puis grâce à un changement de variable approprié, à faire apparaître un produit de convolution. La Transformée de Fourier de cette expression devient possible et permet d'obtenir une distribution spectrale dont chaque terme correspond à une exponentielle.
- La méthode des moindres carrés : cette méthode consiste à comparer les résultats de m mesures à un modèle et à minimiser l'erreur ε entre le modèle et la mesure.

$$\varepsilon = \sum_{i=1}^m (y_i - h(x))^2 \quad \text{EQ II - 81}$$

$h(x)$, le modèle et y_i la mesure

C'est cette méthode qui est utilisée dans le cadre de ce travail. Nous l'exprimerons sous le thème de « Relaxation isotherme ». Nous allons maintenant décrire le banc de mesure expérimental utilisé.

3) Optimisation et automatisation du banc de mesure de relaxation isotherme

A. Le banc de mesure initial

Le banc de mesure des premières caractérisations de pièges s'appuyait sur une méthode de relaxation isotherme, dérivée de la méthode des moindres carrés. Le modèle qui servait à la comparaison était calculé par une méthode de régression mise au point au CNET-Lannion dans les années 90.

La méthode proposée dans ce travail est directement basée sur ce qui a été développé au CNET-Lannion, méthode à laquelle, nous avons apporté des améliorations.

Nous présentons ici la méthode mathématique développée et implémentée pour l'extraction des exponentielles.

B. Méthode d'extraction des exponentielles

L'objectif de la méthode décrite ci-dessous est donc d'interpoler une courbe par une famille d'exponentielle telle que :

$$y(t) = \sum_{j=1}^n a_j \times e^{-\alpha_j \times x} + a_0 \quad \text{EQ II - 82}$$

$Y(t)$: Le signal mesuré

n : Le nombre d'exponentielle

α_j : L'inverse de la constante de temps

a_j : Le coefficient de l'exponentielle.

Les paramètres α_j , a_j et n , sont à déterminer, mais nous fixeront au départ n grand ($n=5$), quitte à le réduire ensuite en supprimant des exponentielles trop peu différentes.

Soit $R_j = e^{-\alpha_j}$

Soit b_j les coefficients du polynôme (EQ II -30) dont les R_j sont les racines.

$$b_0 + b_1 \times R + b_2 \times R^2 \dots + R^n = 0 \quad \text{EQ II - 83}$$

On peut écrire pour chaque R_j :

$$\begin{aligned}
 b_0 + b_1 \times R_1 + b_2 \times R_1^2 \dots + R_1^n &= 0 \\
 b_0 + b_1 \times R_2 + b_2 \times R_2^2 \dots + R_2^n &= 0 \\
 \dots & \\
 b_0 + b_1 \times R_n + b_2 \times R_n^2 \dots + R_n^n &= 0
 \end{aligned}
 \tag{EQ II - 84}$$

Ou encore :

$$\begin{aligned}
 a_1 \times (b_0 + b_1 \times R_1 + b_2 \times R_1^2 \dots + R_1^n) &= 0 \\
 a_2 \times (b_0 + b_1 \times R_2 + b_2 \times R_2^2 \dots + R_2^n) &= 0 \\
 \dots & \\
 a_n \times (b_0 + b_1 \times R_n + b_2 \times R_n^2 \dots + R_n^n) &= 0
 \end{aligned}
 \tag{EQ II - 85}$$

Ce qui donne, en sommant les équations précédentes :

$$b_0 \times \left(\sum_{j=1}^n a_j \right) + b_1 \times \left(\sum_{j=1}^n a_j \times R_j \right) + b_2 \times \left(\sum_{j=1}^n a_j \times R_j^2 \right) + \dots + \left(\sum_{j=1}^n a_j \times R_j^n \right) = 0
 \tag{EQ II - 86}$$

Soit x_j ($j \in [0, 2n-1]$) $2n$ points du polynôme espacés régulièrement (donc $x_2 = 2 \times x_1, \dots, x_n = n \times x_1$).

L'équation EQ II – 33 devient donc :

$$b_0 \times y(x_0) + b_1 \times y(x_1) + b_2 \times y(x_2) \dots + y(x_n) = 0
 \tag{EQ II - 87}$$

Il est possible de multiplier (EQ II - 34) par e^{x_k} ($k \in [1, n-1]$) pour obtenir n équations :

$$\begin{aligned}
 b_0 \times y(x_0) + b_1 \times y(x_1) + b_2 \times y(x_2) \dots + y(x_n) &= 0 \\
 b_0 \times y(x_1) + b_1 \times y(x_2) + b_2 \times y(x_3) \dots + y(x_{n+1}) &= 0 \\
 \dots & \\
 b_0 \times y(x_{n-1}) + b_1 \times y(x_n) + b_2 \times y(x_{n+1}) \dots + y(x_{2n-1}) &= 0
 \end{aligned}
 \tag{EQ II - 88}$$

Il existe donc un système à n inconnues et n équations que l'on peut donc résoudre. Pour déterminer les coefficients b_j .

Une fois les coefficients b_j déterminés, il faut résoudre (EQ II- 30) pour déterminer les R_j . Il existe plusieurs méthodes pour trouver les racines d'un polynôme (méthode

itérative, méthode de Ralph-Newton, etc...). La méthode que nous avons utilisée est celle de Bairstow. Elle s'appuie sur la division successive du polynôme par des polynôme d'ordre deux. Cela permet d'extraire les racines deux à deux (éventuellement il n'en reste qu'une à la fin).

Une fois les R_j trouvés on peut alors déterminer les coefficients α_j car $R_j = e^{-\alpha_j}$:

$$\alpha_j = -\ln(R_j) \quad \text{EQ II - 89}$$

On peut alors écrire :

$$\begin{aligned} y(x_0) &= a_1 \times e^{-\alpha_1 \times x_0} + a_2 \times e^{-\alpha_2 \times x_0} + \dots + a_n \times e^{-\alpha_n \times x_0} \\ y(x_1) &= a_1 \times e^{-\alpha_1 \times x_1} + a_2 \times e^{-\alpha_2 \times x_1} + \dots + a_n \times e^{-\alpha_n \times x_1} \\ &\dots \\ y(x_n) &= a_1 \times e^{-\alpha_1 \times x_n} + a_2 \times e^{-\alpha_2 \times x_n} + \dots + a_n \times e^{-\alpha_n \times x_n} \end{aligned} \quad \text{EQ II - 90}$$

Les α_j étant désormais connus, (EQ II -37) est un système à n inconnus et n équations que l'on peut donc résoudre pour trouver les a_j .

Au final nous avons donc déterminé n paramètres a_j et α_j , mais le choix de n est fixé au départ arbitrairement à une valeur maximale (n n'est jamais supérieur à 7 dans les mesures expérimentales).

En théorie si la mesure expérimentale était parfaite, la courbe de points obtenue serait composée strictement d'exponentielle (supposons k exponentielles, $k \leq n$). k serait facilement déterminable car il correspondrait au rang de la matrice du système (EQ II -37).

En pratique, même en minimisant le bruit, la mesure ne sera pas parfaite et en fixant n à 5 au départ, 5 exponentielles seront toujours définies, même si certaines sont très proches. La solution mise en pratique pour éliminer les exponentielles erronées s'appuie sur deux critères :

- Le premier critère est une plage de validité du paramètre α_j .

- Le second critère, est un critère de ressemblance des exponentielles trouvées. Les α_j sont comparés entre eux deux à deux, et s'ils diffèrent de moins de 1%, alors une des exponentielles est supprimées, et le coefficient a_j de celle-ci, ajouté a celui de l'exponentielle conservée.

Pendant cette étude, un logiciel a été développé pour piloter le banc de mesure. La méthode développée ci-dessus, après avoir été testée et validée a pu être implémentée en C++, et intégrée directement dans le logiciel du banc de mesures expérimentales.

Conclusion

Nous avons décrit dans ce chapitre le protocole expérimental utilisé et les bancs de caractérisation des MHEMTs.

Ces outils de caractérisation sont regroupés autour de trois bancs dédiés :

- Un banc de caractérisation statique (mesures DC) des paramètres électriques des transistors :
 - Caractéristiques $I(V)$, transconductances, conductance de sortie.
 - Caractéristiques des tensions de claquages « On state » et « Off state ».
- Un banc de mesure de commutation retardée de grille et de drain.
- Un banc de mesure de relaxation isotherme permettant d'extraire les signatures des pièges dans la structure.

Associé au détail de chaque expérimentation, nous nous sommes attachés à décrire chacun des phénomènes associés à ces mesures. En particulier, nous avons détaillés les mécanismes d'ionisation par impact et d'effet coude (kink).

Nous avons expliqué les méthodes de mesures, non destructives, des zones de claquage des transistors, en nous appuyant sur les travaux présentés par Bahl et Del Alamo, pour les mesures à l'état bloqué, et sur ceux de Sommerville pour les mesures à l'état passant.

Nous avons ensuite rapporté en détail ce que sont les commutations retardée de grille et de drain en faisant à chaque fois un lien avec la physique du semiconducteur.

Enfin, nous avons décrit la méthode utilisée pour extraire les signatures des pièges dans les structures. Elle est basée sur la technique de relaxation isotherme pour laquelle on a

expliqué précisément les calculs permettant d'aboutir à l'énergie d'activation et à la section de capture des pièges.

Ce chapitre constitue la brique basique du suivant qui résume l'ensemble des mesures effectuées sur les composants au cours de ces trois dernières années de thèse.

Les explications physiques et mathématiques apportées permettent d'expliquer :

- les phénomènes relevés sur les caractéristiques mesurées
- les modèles développés dans le chapitre IV pour aider à la conception des circuits analogiques avec le logiciel HP ADS.

Références

- [35] **F. Osaka, T. Mikawa and T. Kaneda**, "Impact ionization coefficients of electrons and holes in (100)-oriented $Ga_{1-x}In_xAs_yP_{1-y}$.", IEEE J. Quantum Electron, QE-21, p.1326, 1985.
- [36] **B.Lambert**, « Etude de l'influence du mécanisme d'ionisation par impact sur les performances et la fiabilité des transistors à effet de champ sur substrat III-V. »Thèse de l'Université de Bordeaux, N° ordre 2388, 2003.
- [37] **P. Berthier**, "Transistor à effets de champs AlInAs/(Al)GaInAs(P) pour photodétection intégrée à 1,3-1,5 μm .", Thèse de Doctorat de l'Université de Montpellier II, 1993.
- [38] **K. Yamagushi, and S. Asai**, "*Excess gate current analysis of gate FET's by two dimensional computer simulation.*", IEEE Trans. Elec. Dev., TED-25, N°3, pp. 362-369, 1978.
- [39] **T.Y. Chan, P.K. Ko and C. Hu**, "*A simple method to characterize substrate current in MOSFET's.*", IEEE Elec. Dev. Lett., EDL-5, pp. 505-507, 1984.
- [40] **A. Neviani, C. Tedesco, E. Zanoni, C. U. Naldi and M. Pirola**, "*Impact ionisation in GaAs MESFETs : experimental results and simulations.*", Inst. Phys. Conf. Ser., N° 120 : Chapter 5, IOP Publishing Ltd, pp. 267-270, 1984.
- [41] **K. Hui, C. Hu, P. George and P. K. Ko**, "*Impact ionization in GaAs MESFETs.*", IEEE Elec. Dev. Lett., EDL-11, No. 3, pp. 113-115, 1990.
- [42] **A. A. Moolji, S. R. Balh and J. A. Del Alamo**, "*Impact ionization in InAlAs/InGaAs HFET's.*", IEEE Elec. Dev. Lett., EDL-15, N° 8, pp. 313-315, 1994.
- [43] **G. Berthold, E. Zanoni, C. Canali, M. Paesi, M. Pecchini, M. Manfredi, S.R. Balh and J. A. Del Alamo**, "*Impact ionisation and light emission in InAlAs/InGaAs heterosructure field-transistors.*", IEEE Trans. Elec. Dev., TED-42, N° 4, pp. 752-759, 1994.

- [44] **P. Carer**, "Modélisation et caractérisation de transistors à effet de champ, sur matériaux III/V, pour des applications micro-optoélectroniques.", Thèse de Doctorat de l'Université de Paris Sud, 1990.
- [45] **T.Y. Chan, P.K. Ko and C. Hu**, "*Dependance of channel electric field on device scaling.*", IEEE Elec. Dev. Lett., EDL-6, N° 10, pp. 551-553, 1985.
- [46] **Mark H. Somerville, alexander Ernst, and Jesús A. del Alamo**, « A physical Model for the Kink Effect in InAlAs/InGaAs HEMT's ». *IEEE Trans. Elec. Device*, vol.45, n0.5 may 2000.
- [47] **Hafez, I.M.; Ghibaud, G.; Balestra, F.**; "Analysis of the kink effect in MOS transistors", IEEE Transactions on Electron Devices, Volume 37, Issue 3, Part 1, March 1990 Page(s):818 – 821.
- [48] **Hafez, I.M.; Ghibaud, G.; Balestra, F.**; "Reduction of kink effect in short-channel MOS transistors" Electron Device Letters, IEEE Volume 11, Issue 3, March 1990 Page(s):120 – 122.
- [49] **Haruyama, J.; Ohno, Y.; Katano, H.; Nashimoto, Y.**; "Kink effect related to the self-side-gating effect in GaAs MESFET's" Electron Devices, IEEE Transactions on Volume 41, Issue 10, Oct. 1994 Page(s):1873 – 1875.
- [50] **Georgakilas, A.; Zekentes, K.; Kornilios, N.; Halkias, G.; Dimoulas, A.; Christou, A.; Peiro, F.; Cornet, A.; Benyattou, T.; Tabata, A.; Guillot, G.** "Suppression of the kink effect in InGaAs/InAlAs HEMTs grown by MBE by optimizing the InAlAs buffer layer"; Indium Phosphide and Related Materials, 1992., Fourth International Conference on 21-24 April 1992 Page(s):97 – 100.
- [51] **Kruppa, W.; Boos, J.B.**; "Examination of the kink effect in InAlAs/InGaAs/InP HEMTs using sinusoidal and transient excitation", Electron Devices, IEEE Transactions on Volume 42, Issue 10, Oct 1995 Page(s):1717 – 1723.
- [52] **Ernst, A.N.; Somerville, M.H.; Del Alamo, J.A.**; "Dynamics of the kink effect in InAlAs/InGaAs HEMTs", Electron Device Letters, IEEE Volume 18, Issue 12, Dec. 1997 Page(s):613 – 615.
- [53] **M.H Somerville, And J.A. del Alamo**, "Direct correlation between impact ionization and the kink effect in InAlAs/InGaAs HEMTs", *IEEE Electron device Lett*, vol.17, pp 473-475, 1996.

- [54] **Mazzanti, A.; Verzellesi, G.; Vicini, L.; Canali, C.; Chini, A.; Meneghesso, G.; Zandoni, E.; Lanzieri, C.**; “Dependence of impact ionization and kink on surface-deep-level dynamics in AlGaAs/GaAs HFETs”, [Electron Devices for Microwave and Optoelectronic Applications, 2001 International Symposium on](#) 15-16 Nov. 2001 Page(s):137 - 142 Digital Object Identifier 10.1109/EDMO.2001.974297.
- [55] **Canali, C.; Tedesco, C.; Zandoni, E.; Castellaneta, C.; Magistrali, F.; Sangalli, M.**; “Kink effect, transconductance increase and field enhanced electron emission in AlGaAs/GaAs HEMTs”, [Electronics Letters](#) Volume 26, Issue 18, 30 Aug. 1990 Page(s):1520 – 1522.
- [56] **A. Thomasian; N.L. Saunders; L.G. Hipwood; A.A. Rezazadeh**, “Mechanism of kink effect related to negative photoconductivity in AlGaAs/GaAs HEMTs”, [Electronics Letters](#) Volume 25, Issue 11, 25 May 1989 Page(s):738 – 739.
- [57] **Ching-Hui Lin; Wen-Kai Wang; Po-Chen Lin; Cheng-Kuo Lin; Yu-Jung Chang; Yi-Jen Chan**; “Transient pulsed analysis on GaN HEMTs at cryogenic temperatures”, [Electron Device Letters, IEEE](#) Volume 26, Issue 10, Oct. 2005 Page(s):710 – 712.
- [58] **O. Pajona, C. Aupetit, J. M. Dumas**. « Contribution et quantification des mécanismes à l’origine du phénomène de kink dans les MHEMTs. » JNMO 2006.
- [59] **O. Pajona, C. Aupetit-Berthelemot, J. M. Dumas**, “Modelling of the trap related parasitic effects in metamorphic HEMT on GaAs substrate”.; [Electron Devices for Microwave and Optoelectronic Applications, 2003. EDMO 2003. The 11th IEEE International Symposium on](#) 17-18 Nov. 2003 Page(s):151 – 156.
- [60] **WANG, H., NG, G.I., GILBERT, M., Q’SULLIVAN, P.J.**, “ Suppression of I-V kink in doped channel InAlAs/InGaAs/InP heterojunction field effect transistor (HFET) using nitride passivation”. *Electr. Lett.*, 1996, Vol. 32, N° 21, p. 2026-2027.
- [61] **Y Takanashi, K. Takahata, and Y muramoto**, « Characteristics of InAlAs/InGaAS HEMT’s under 1.3µm laser illumination » *IEEE Electron Device Letter*, vol.19, pp154-165 dec. 1998.
- [62] **GEORGESCU, B., SOUIFI, A., POST, G., GUILLOT, G.**, ‘A Slow Trap Model for the Kink Effect on InAlAs/InP HFET’, *Proc. 9th IEEE Conf IPRM’97*, 1997, Hyannis, USA, p. 251-254.

- [63] **T.Suemitsu *et al***, « Mechanism and structural dependence of kink phenomena in InAlAs/InGaAs HEMTs » in *1997 Int Con. InP and related Materials*, 1997, pp 365-368.
- [64] **T.Suemitsu *et al***, « An Analysis of the kink phenomena in InAlAs/InGaAs HEMT's using two-dimensional device simulation » *IEEE Trans. Electron Device Letter*, vol.45, pp 2390-2399, Dec. 1998.
- [65] **C; Ladner-Marcoux**, "Etude du HEMT à canal composite GaInAs/InP pour modulation optique à haut débit", Thèse de Doctorat de Université Paris XI Orsay, 1999. N° ordre :5741
- [66] **M. H. Somerville, R. Blanchard, J. A. Del Alamo, G. Duh, P.C. Chao** "A new gate current extraction technique for measurement of On State voltage in HEMT's", *IEEE Electron Device Letters*, Vol. 19, N°11, November 1998.
- [67] **M. H. Somerville, R. Blanchard, J. A. Del Alamo, G. Duh, P.C. Chao**, "On state breakdown in power HEMT's : measurement and modeling", *IEEE Transactions On Electron Devices*, Vol. 46, N°6, Avril 1999
- [68] **M. Rocchi**, (invited), "Status of the surface and bulk parasitic effects limiting the performances of GaAs IC's.", *Physica* 129B, pp. 119-135, 1985.
- [69] **J.M. Dumas**, "A survey of the parasitic effects and degradation mechanisms affecting the GaAs FET-Based IC's : the first step for a technological evaluation.", *Proc. ESA Elect. Comp. Conf., ESTEC, ESA SP-313*, pp. 93-99, The Netherlands, 1990.
- [70] **R.Y. Koyama, B. Odekirk, W.A. Vetanen, E.P. Finchem and I.G. Beers**, "*Parasitics effects and their impact on gallium arsenide integrated circuits.*", *Proc. Conf. On Semi-Insulating III-V Materials*, pp. 203-212, Sweden, 1988.
- [71] **A. Gautier-Lévine**, "Etudes des effets parasites du transistor à effet de champ à hétérojonction et canal dopé (HFET) sur InP.", Thèse de Doctorat de l'Université de Limoges, N°04-1998, 1998.
- [72] **W. S. Tan, M. J. Uren, P. A. Houston, R. T. Green, R. S. Balmer, and T. Martin**, Surface Leakage Currents in SiNx Passivated AlGaIn/GaN HFETs, *IEEE Electron Device Letters*, Vol. 27, N°. 1, Jan 2006.
- [73] **G. Meneghesso, Giovanni Verzellesi, Roberto Pierobon, Fabiana Rampazzo, Alessandro Chini, Umesh K. Mishra, Claudio Canali, and E.**

- Zanoni**, "Surface-Related Drain Current Dispersion Effects in AlGa_N-Ga_N HEMTs", IEEE Transactions on Electron Devices, Vol. 51, N° 10, Oct 2004.
- [74] **J. M. Dumas, P. Audren, J. Paugam, M. P. Favennec, C. Vuchener and D. Lecrosnier**, "A study of the parasitic effects in MBE-grown InAlAs/InGaAs/InAlAs HEMT's.", Proc. IEEE Int. Conf. on Indium Phosphide and Related Materials, IEEE Catalog #93CH3276-3, pp.420-423, 1993.
- [75] **J. M. Dumas**, Travaux non publiés, FT.CNET, 1986-1990.
- [76] **J.M. Dumas, M. Henry, A. Fournier and A.M. Laffeter**, "Parasitic effects limiting the performances of III-V electron devices for digital lightwave systems.", Proc. European Fiber Optical Conference, pp. 203-206, 1994.
- [77] **P. Audren**, Rapport de diplôme d'Habilitation à Diriger des Recherches, Université de Rennes I, 1996.
- [78] **C. Aupetit-Berthelemot**, « Etudes des effet parasites du transistor à haute mobilité électronique (HEMT) sur InP pour applications micro optoélectroniques », Thèse de Doctorat de l'Université de Limoges, N°04-1998, 1998.
- [79] **A. Belhadj**, "Etudes des effets parasites et des mécanismes de dégradation du transistor à effet de champ à haute mobilité électronique.", Thèse de Doctorat de l'Université de Limoges, N°18-1990, 1990.
- [80] **J.M. Dumas, F. Garat, and D. Lecrosnier**, "Development of gate-lag effect on GaAs power MESFETs during aging.", Elect. Lett., Vol 23, N°4, pp. 139-141, 1987.
- [81] **R. Yeats, D.C. D'Avanzo, K. Chan, N. Fernandez, T.W. Taylor and C. Vogel**, "Gate slow transients in GaAs MESFETs-causes, cures, and impact on circuits.", Proc. Int. Elec. Dev. Meeting, pp. 842-845, 1988.
- [82] **P. C. Canfield and D. J. Allstot**, "A p-well GaAs MESFET technology for mixed-mode applications.", IEEE Jour. of Solid-State Circuits, Vol. 25, N° 6, pp. 1544-1549, 1990.
- [83] **P. C. Canfield, S. C. F. Lam and D. J. Allstot**, "Modeling of frequency and temperature effects in GaAs MESFET's.", IEEE J. Sol. Stat. Cir., p. 299, 1990.
- [84] **D.V Lang et al**, J.Electronic Mat 4, 1053-1066, 1975.

CHAPITRE III

Caractérisation et Amélioration des performances

Introduction	114
I Les structures MHEMT étudiées	116
1) La structure générique des MHEMT	116
2) La structure à canal composite.....	119
3) Nomenclature des composants et plaques caractérisées	122
II Etudes des HEMT Métamorphiques génériques	122
1) Homogénéité des résultats	123
2) Performances statiques de la structure MHEMT générique	125
A. Caractéristiques statiques $I_d=f(V_{ds}, V_{gs})$	126
B. Caractéristiques statiques $G_d=f(V_{ds}, V_{gs})$	128
C. Caractéristiques statiques $G_m=f(V_{gs}, V_{ds})$	131
D. Rapport $G_m/G_d=f(V_{ds}, V_{gs})$ statiques	133
E. Caractéristiques statiques $I_g=f(V_{gs}, V_{ds})$	135
F. Conclusion	139
3) Etude des différents mécanismes générant l'effet de coude (kink)	140
A. Caractéristiques statiques $I_d=f(V_{ds}, V_{gs})$ et $I_g=f(V_{gs}, V_{ds})$: lumière et obscurité	140
B. Estimation du courant de kink	143
C. Conclusion et discussion sur la méthode proposée	147
4) Analyse approfondie du courant de grille.....	148
5) Performances en tension de la structure MHEMT générique.....	152
A. Résultats de mesure de claquage « Off-state ».....	153
B. Résultats de mesure de claquage « On-state ».....	155
C. Etat de l'art	160
6) Mise en évidence de la relation entre l'ionisation par impact et le claquage	161
A. Tracé des zones d'ionisation par impact	161
B. Prévisions des tensions de claquage	163
7) Conclusion	164
III Amélioration des performances : Le HEMT Metamorphique à canal composite.....	166

1) Caractérisations statiques de la structure MHEMT à canal composite.....	166
2) Performances en tension	181
3) Conclusion	185

IV Etude des pièges : résultats de mesure de relaxation

isotherme187

1) Signatures des pièges : diagramme d'Arrhénius.....	187
2) Inventaire des pièges, commentaires	189

Conclusion.....191

Références192

Introduction

Nous avons présenté dans les chapitres précédents le principe de fonctionnement du HEMT Métamorphique, les effets parasites susceptibles d'affecter les performances des transistors, ainsi que les moyens mis en œuvre pour leur étude.

Le projet RNRT HEMERODE avait pour objectif de réaliser des modules d'émission et de réception pour différentes applications de transmission de données avec un débit en ligne de 50Gbit/s. Ces conditions nécessitent une technologie HEMT Métamorphique (elle présente un facteur de mérite 4 fois supérieur à la technologie AsGa). Cette technologie a été optimisée par le fondeur pour répondre aux besoins du projet à savoir une grande fréquence de coupure ($f_t > 160$ GHz) et une excellente tenue en tension ($> 8V$). Les composants seront intégrés dans le driver pour le modulateur de type Mach-Zender à base de Niobate de Lithium et dans le module d'amplification transimpédance (TIA) du récepteur.

Ce chapitre présente l'ensemble des résultats de caractérisations expérimentales nécessaire à la compréhension des différents mécanismes qui induisent les effets parasites dont la revue a été effectuée dans le chapitre précédent.

Dans une première partie, nous présentons les composants qui serviront de référence à l'étude (que l'on nommera structure générique) ainsi que les différentes variantes technologiques étudiées. La nomenclature utilisée pour toutes ces technologies sera définie en début de chapitre.

Dans une seconde partie nous étudierons plusieurs composants en utilisant la structure MHEMT générique.

Ces analyses nous permettront de mettre en évidence l'ensemble des défauts mesurés sur les composants tels que l'effet de coude (kink), l'ionisation par impact. Nous donnerons l'ensemble des mesures de claquage « On-state » et Off-state » effectuées et nous définirons les zones de claquage. Nous ferons ensuite le lien entre l'ionisation par impact et le claquage des composants.

Une partie du chapitre détaillera l'excès de courant de grille relevé en expliquant son origine. Il en sera fait de même de l'effet de kink.

Ensuite nous proposons une méthode permettant de quantifier la part de chaque mécanisme intervenant dans l'effet de kink, selon la description faite dans le chapitre précédent.

Une partie est ensuite consacrée à l'amélioration des performances apportée par les structures MHEMT à canal composite.

Enfin, la dernière partie synthétise l'ensemble des pièges relevés dans les structures.

I Les structures MHEMT étudiées

Nous allons maintenant présenter les différentes structures mesurées, en commençant par la structure générique et en décrivant les modifications apportées sur les autres plaques en vue de modifier les mécanismes d'ionisation par impact et de courant d'excès de grille précédemment décrits (chapitre II). Ces améliorations technologiques ont été développées dans le but d'améliorer les tension de claquage « On-state » et « Off-state » tout en conservant de bons paramètres f_t et f_{max} .

1) La structure générique des MHEMT

C'est la structure de référence (D01MH) qui servira de base à toutes les variantes présentées. Les composants que nous qualifierons de « référence » sont issus de la plaque 36 (cf. tableau 2) et utilisent la structure de type A1 décrite dans la figure 1. Les plaques 72 et 39 se réfèrent également à la structure A1 avec des variantes technologiques.




Figure XXXVII : Structure épitaxiale MBE de la plaque générique (structure A1)

Dans une telle structure, il existe une forte désadaptation entre les matériaux métamorphiques et le substrat GaAs [85] (l'écart relatif de paramètre de maille vaut 2% pour une structure

contenant 30% d'indium). Il est donc nécessaire de disposer d'une couche d'adaptation localisée entre les couches actives du composant et le substrat dans laquelle se produit la relaxation de contrainte par formation de dislocation. Ainsi, le principe des structures métamorphiques repose sur la croissance de cette couche, dite «couche gradient tampon» (figure 2), dont le rôle est de :

- Permettre la transition entre les deux paramètres de maille,
- Assurer une meilleure isolation électrique de la structure,
- Empêcher la propagation des dislocations dans les couches actives de la structure HEMT.




Figure XXXVIII : Coupe structurelle du HEMT métamorphique épitaxié sur substrat AsGa

Les étapes de fabrication de la structure D01MH sont les mêmes que celle de la filière de production PHEMT D01PH du fondeur OMMIC :

- une grille champignon (lithographie quadricouche identique à celle du D01PH à l'exception d'une réduction de la largeur chapeau),
- un simple recess asymétrique (pas de RIE),
- une couche métamorphique conventionnelle avec un taux d'indium de 40% (structure A1)
- un « scaling » du chapeau de grille

aux différences près :

- l'étape d'isolation (LI) qui se différencie par des conditions particulières bore et un mesa d'isolation spécifique de la structure active
- le cycle de recuit des contacts ohmiques (niveau OH)
- les solutions de gravures des étapes de réalisation de l'électrode inférieure des condensateur MIM (niveau BE) et de réalisation des grilles (niveau GM) qui sont sélectives par rapport à la couche barrière de la structure.

L'étape de lithographie de grille par écriture électronique a été poussée pour réaliser des grilles légèrement plus courtes (~20nm). La Figure XXXIX montre une vue au microscope électronique à balayage du canal de grille et du pied de grille obtenu après arrachement du chapeau de grille. On distingue bien sur cette photo l'extension du « recess » côté drain (à droite sur la photo) destinée à l'amélioration de la tension d'avalanche de grille. Les défauts visibles sur le pied de grille proviennent de l'arrachement du chapeau de grille.




Figure XXXIX : Vue du pied de grille dans le simple recess asymétrique.

Une amélioration de la structure A1 a été proposée sur la structure A3 (Figure XL) qui lui est similaire à l'exception de l'épaisseur de la couche barrière qui a été revue pour une

optimisation de la tension de pincement. Dans le tableau récapitulatif des composants testés, ceux appartenant à la structure de type A3 seront issus de la plaque 14.




Figure XL : Structure épitaxiale MBE de la plaque générique avec une hauteur de barrière plus fine (structure A3)

2) La structure à canal composite

Le HEMT à canal composite a été présenté pour la première fois par T.Enoki *et al* en 1992 [86]. La structure alors présentée s'appuyait sur une double hétérojonction AlInAs/GaInAs/InP. Le but principal de cette nouvelle structure est de réduire les excès de courant de grille dû à l'ionisation par impact et d'augmenter les tensions de claquage des transistors.

Nous présentons sur la Figure XLI la structure type canal composite pour laquelle le canal et le sous-canal sont tous deux en $\text{Ga}_{1-x}\text{In}_x\text{As}$. Ce principe de structure a été proposé par Enoki *et al* [86] et M Wojtowics *et al* [87] pour les transistors HEMT sur InP et par Chertouk *et al* [88] et Lu *et al* [89] pour les MHEMT sur GaAs.

La structure MHEMT à canal composite que nous avons caractérisée est présentée sur la Figure XLI.

Par rapport à la structure A3 précédemment décrite, la structure à canal composite (structure A7) a la particularité d'utiliser une double couche de contact (dopée et non dopée) ainsi qu'un canal composite avec un taux d'Indium respectif de 40% dans le canal et de 30 % dans le sous-canal.




Figure XLI : Principales caractéristiques de la structure A7 : MHEMT à canal composite

L'In_xGa_{1-x}As possède un taux d'ionisation par impact d'autant plus élevé que x tend vers 1. En utilisant un canal avec un taux d'indium de 0,4 et un sous-canal avec un taux d'indium de 0,3 les électrons vont être transférés du canal vers le sous-canal dès que le champ électrique sera suffisant et l'ionisation moindre du sous-canal devrait permettre d'accroître les performances en tension des composants.

Les plaques 23, 24 et 38 correspondent à des « runs » typiques de MHEMT à canal composite. Elles ne diffèrent que par le recess de grille effectué lors du procédé technologique. En effet, deux variantes : simple (plaque 23) et double recess (plaque 24 et 38) ont été proposées. L'utilisation d'un double recess permet de définir dans une première étape la largeur du recess, et de graver la couche contact et la barrière jusqu'à l'obtention du niveau de courant de drain désiré. Un second recess peu profond permet d'éloigner la grille de la couche contact et ainsi limite le courant de trous remontant vers la grille.

La technologie à double recess met en oeuvre une première lithographie électronique monocouche permettant de réaliser un premier recess par gravure complète de la couche de contact dopée. La technologie se poursuit ensuite comme précédemment avec une photolithographie quadricouche réalignée côté source à l'intérieur du premier recess de grille. Le second recess est alors obtenu par gravure sélective de la couche de contact non dopée. Les

résultats attendus d'une telle technologie sont une amélioration de la tenue en tension V_{ds} à densité de courant donnée avec malheureusement en contrepartie, une baisse de la fréquence de coupure compte tenu d'un taux moyen d'Indium dans le canal composite plus faible que pour le canal simple.

L'ensemble de ces descriptions est représenté sur les photos de la Figure XLII.




Figure XLII : Structures MHEMT à simple et double recess de grille

3) Nomenclature des composants et plaques caractérisées

Le Tableau 3 résume l'ensemble des structures définies auparavant ainsi que les noms des différentes plaques caractérisées.

Tableau 3 : présentation et nomenclature des structures et composants étudiés

Transistors HEMT Métamorphique D01MH					
Plaque	Technologie	Développement de grille (μm)		L_g (nm)	Épaisseur du substrat (μm)
72	Canal simple (CS) Simple recess (RS)	2x50, 4x25, 4x50, 6x15, 6x25		90	600
36	Canal simple (CS)	2	15	130	600
14	Simple recess (RS)		25	110	
39	Canal simple (CS)	6	35	130	100
	Simple recess (RS)	8	50 75		
23	Canal composite (CD) Simple recess (RS)	2	15	130	600
24	Canal composite (CD) Double recess (RD)	4	25		
		6	35	123	
38		8	50		

II Etudes des HEMT Métamorphiques génériques

Dans ce paragraphe, après avoir montré l'homogénéité des résultats de mesures de plusieurs composants issus d'une même plaque, nous présenterons les caractéristiques statiques des composants utilisant la structure MHEMT générique, décrite dans le paragraphe

précédent (structure A1), ainsi que les principaux phénomènes visibles. Nous étudierons ensuite plus précisément la relation liant l'ionisation par impact et l'effet de kink. Nous proposerons une méthode pour quantifier, dans le courant de drain total, la contribution du courant d'électrons directement issus de l'ionisation par impact. Nous analyserons après la relation liant l'ionisation par impact et le courant de grille. Nous discuterons notamment les hypothèses faites au chapitre précédent sur le comportement de la caractéristique I_g/I_d .

Nous exposerons en dernière partie les performances en tensions de la structure MHEMT générique et nous les comparerons aux performances disponibles dans la littérature. La relation liant le claquage des composants et l'ionisation par impact sera ensuite mise en évidence.

Enfin nous concluons sur la capacité de ces composants à répondre aux besoins du projet RNRT HEMERODE pour la conception du driver de modulateur de type Mach Zender à base de Niobate de Lithium.

1) Homogénéité des résultats

La première approche que nous avons souhaité reporter ici concerne la cohérence des résultats présentés ci-après. Dans ce cadre, un nombre significatif de transistors de même développement a été mesuré sur un même wafer. De plus, pour chaque technologie de MHEMT plusieurs développements de grilles ($L_g = 15, 25, 35, 50 \mu\text{m}$, et 2, 4, 6, 8 doigts de grille) ont été caractérisés.

Nous reportons sur la Figure XLIII, à titre d'exemple des résultats d'homogénéité obtenus, les mesures des courants de drain (@ $V_{ds} = 2 \text{ V}$), pour différentes polarisations grille-source (V_{gs}), de trois transistors présentant quatre doigts de grille de largeur $50 \mu\text{m}$ de la plaque 72. On peut observer sur ces résultats que la variation maximale des performances est très faible, ne s'élevant qu'à 2 % de la valeur maximale moyenne.




Figure XLIII : Comparaison des courants de drain entre composants présentant les mêmes développements de grille de la plaque générique 72




Figure XLIV : Comparaison du courant de grille entre composants présentant les mêmes développements de grille de la plaque générique 72

La même étude a été reportée pour le courant de grille. On peut observer sur les composants de même développement de grille que les mesures sont moins homogènes. Cependant il faut noter que certains composants fournis ont été reportés par collage sur une plaque de silicium, ce qui peut expliquer la dérive. Nous avons choisi de mesurer différents développements de grille (2×15, 2×25, 2×50, 4×50, 6×15), de rapporter les résultats de mesure au mm de grille, et d'évaluer les écarts de résultats que l'on reporte dans le Tableau 4 pour le courant de drain I_{dss} @ $V_{ds} = 2V$, $V_{gs} = 0 V$ et le courant de grille à sa valeur maximale @ $V_{ds} = 2 V$.

Tableau 4 : présentation de l'homogénéité des mesures

Plaque	I_{dss} moyen (@ $V_{ds} = 2 V$) mA/mm	Variation max de I_{dss} (@ $V_{ds} = 2 V$)	I_g max moyen (@ $V_{ds} = 2 V$) $\mu A/mm$	Variation de I_g max (@ $V_{ds} = 2 V$)
72	403	2,5 %	51 (@ $V_{gs} = -0,8 V$)	4,2%
36	602	1,9 %	102 (@ $V_{gs} = -0,42 V$)	3,2 %
39	231	3,4 %	78 (@ $V_{gs} = +0,06 V$)	3,3%
14	389	0,4 %	73 (@ $V_{gs} = -0,05 V$)	0,9%

Il apparaît donc que l'ensemble des résultats obtenus reste très homogènes et nous reporterons dans le reste du document la mesure la plus représentative de l'ensemble des mesures effectuées pour chaque structure étudiée.

2) Performances statiques de la structure MHEMT générique

Les composants des plaques 72, 36, 39 et 14 s'appuient tous sur la structure A1 : MHEMT simple canal, simple recess, présentée dans le paragraphe précédent. Nous reportons ici l'ensemble des mesures DC effectuées sur chacune de ces plaques. Les différences essentielles sont :


- la longueur de grille : plaque 72 : $L_g = 90 \text{ nm}$; plaque 39 et 36 : $L_g = 130 \text{ nm}$; plaque 14 : $L_g = 110 \text{ nm}$
- la profondeur de Recess : plus importante pour la plaque 39.
- L'épaisseur de la couche barrière de la plaque 14 est moindre (10 Å de moins).
- L'épaisseur du substrat de la plaque 39 est de 100µm contre 600µm pour les autres.

La plaque 14 est celle qui a été retenue pour la première phase du projet HEMERODE. Elle présente les résultats qui répondent au mieux au cahier des charges.


Ces quatre séries de composants ont cependant montré des performances assez différentes, comme nous allons le voir et l'expliquer ci-dessous.

A. Caractéristiques statiques $I_d=f(V_{ds}, V_{gs})$


Nous présentons sur la Figure XLV (a, b, c, d) les caractéristiques statiques $I_d=f(V_{ds}, V_{gs})$ des composants provenant des quatre plaques précédemment décrites (72, 36, 39 et 14). Ces mesures ont été effectuées sous éclairage.




(a) : plaque 36



(b) : plaque 72



(c) : plaque 39



(d) : plaque 14

Figure XLV : Caractéristique $I_d=f(V_{ds}, V_{gs})$ des composants issus des plaques 72, 36, 39 et 14 à la lumière

Les courbes de la Figure XLV montrent des caractéristiques de courant de drain sous éclairage ne présentant pas de phénomène de kink apparent, dont les valeurs de courants sont situées entre 250 et 600 mA/mm.


Une analyse plus précise permet d'avancer les hypothèses suivantes :

- La plaque 39 présente un faible courant de drain. Ceci est la conséquence directe d'un recess trop profond qui a trop creusé la barrière. Les résultats de cette plaque ne seront donc pas significatifs. Nous ne pourrions donc pas conclure sur l'influence de l'épaisseur de substrat sur les résultats.
- La valeur du courant de drain maximum obtenue pour les plaques 72 et 14 est moins importante que pour la plaque 36, ce qui concorde avec la dimension de la longueur de grille $L_g = 90, 110$ et 130 des plaques 72, 14 et 36 respectivement.
- L'allure des courbes dans la zone de saturation pour la plaque 14 laisse penser que la conductance de sortie sera homogène sur toute la zone. On peut associer l'excellente allure des courbes à une optimisation de process.


Pour conforter les remarques nous nous intéressons maintenant à la conductance de sortie G_d .

B. Caractéristiques statiques $G_d=f(V_{ds}, V_{gs})$


Nous présentons sur la Figure XLVI(a, b, c, d) les caractéristiques statiques $G_d=f(V_{ds}, V_{gs})$ des composants provenant des quatre plaques précédemment décrites (72, 36, 39 et 14). Ces mesures ont été effectuées sous éclairage.




(a) : plaque 36



(b) : plaque 72



(c) : plaque 39



(d) : plaque 14

Figure XLVI : Caractéristique $G_d=f(V_{ds}, V_{gs})$ des composants issus des plaques 72, 36, 39 et 14 à la lumière

Les valeurs maximales de G_d relevées @ $V_{ds} = 0$ V sur les différentes plaques évoluent entre 800 et 950 mS/mm.

Cependant la zone qui intéresse est celle pour des V_{ds} en zone de saturation. Pour comparer les résultats nous nous placerons à $V_{ds}=1$ V et 2 V.

On observe, comme pour les HEMT sur InP [90] que la valeur de la conductance de sortie diminue avec l'épaisseur de barrière (Tableau 5).

En revanche, on n'observe pas de variation significative de G_d avec la longueur de grille L_g (plaques 36 et 72).

Tableau 5 : Comparaison des valeurs de la conductance de sortie pour les 4 plaques génériques – influence de l'épaisseur de barrière et de la longueur de grille

Plaque	Longueur de grille (nm)	Epaisseur barrière Schottky	G_d (mS/mm) @	G_d (mS/mm) @
			$V_{ds} = 1$ V $V_{gs} = 0$ V	$V_{ds} = 2$ V $V_{gs} = 0$ V
36	130	140 Å	85	48
39	130		83	50
72	90		82	42
14	110	130 Å	51	33

On observe, pour les plaques 36, 39 et 72 une variation en forme de bosse du G_d significative d'un changement de pente rapide de la caractéristique $I_d=f(V_{ds}, V_{gs})$ associée à un phénomène de kink dans le transistor. Des mesures expérimentales dans l'obscurité dont les caractéristiques sont présentées ultérieurement confirmeront cette hypothèse.

On peut voir que les résultats de la plaque 14 sont très bons car la conductance de sortie est très homogène pour des tensions $V_{ds} > 0,5$ V. En effet, le process technologique a été optimisé en tenant compte des points essentiels pour diminuer G_d :

- Avoir une excellente qualité de la couche tampon
- Maintenir un facteur de forme $\frac{L_g}{a}$ acceptable (rapport entre la longueur de grille et la distance entre la grille et le canal conducteur) tout en maintenant une avalanche drain-grille acceptable.
- Répartir le champ électrique sur une suffisante pour limiter l'ionisation par impact (augmentation de la distance entre la grille et le bord du recess dopé)

C. Caractéristiques statiques $G_m=f(V_{gs}, V_{ds})$

Nous présentons sur la Figure XLVII(a, b, c, d) les caractéristiques statiques $G_m=f(V_{gs}, V_{ds})$ des composants provenant des quatre plaques précédemment décrites (72, 36, 39 et 14). Ces mesures ont été effectuées sous éclaircissement.

La valeur maximale de la transconductance varie de 700 à 950 mS/mm en fonction de la plaque. Cette valeur est donnée pour une tension V_{gs} proche de 0 V pour les plaques 39 et 14 et proche de -0,4 V pour les plaques 36 et 72. Cette remarque informe sur les lieux auxquels le courant de grille sera maximum.

On sait que pour augmenter la transconductance intrinsèque d'un transistor, il est nécessaire de diminuer la longueur de grille (L_g), d'augmenter la densité de porteurs du gaz bidimensionnel (N_s), d'améliorer les propriétés électroniques du canal et de décroître la distance a entre la grille et le canal pour améliorer le facteur de forme $\frac{L_g}{a}$.


Aussi, on observe que la transconductance est d'autant plus importante que la longueur de grille (plaque 36 et 72) et l'épaisseur de barrière sont faibles (plaque 14 et 72).

L'augmentation de la profondeur du recess de la plaque 39 peut être assimilée à une réduction de l'épaisseur de la barrière en AlInAs ce qui a pour effet une diminution de la capacité C_{gs} , et une augmentation de la transconductance G_m .


Tableau 6 : Comparaison des valeurs de la transconductance pour les 4 plaques génériques – influence de l'épaisseur de barrière et de la longueur de grille

Plaque	Longueur de grille (nm)	Epaisseur barrière Schottky	G_m (mS/mm) @ $V_{ds} = 2$ V $V_{gs} = -0,4$ V	G_m (mS/mm) @ $V_{ds} = 2$ V $V_{gs} = 0$ V
36	130	140 Å	697	536
39	130		54	945
72	90		716	577
14	110	130 Å	586	882


NB : on observe sur la plaque 72 des pics de G_m associés à des artéfacts de mesures.




(a) : plaque 36



(b) : plaque 72



(c) : plaque 39



(d) : plaque 14

Figure XLVII : Caractéristique $G_m=f(V_{gs}, V_{ds})$ des composants issus des plaques 72, 36, 39 et 14 à la lumière

D. Rapport $G_m/G_d=f(V_{ds}, V_{gs})$ statiques


Afin de compléter cette étude statique, il nous est apparu intéressant de représenter à valeurs de V_{ds} et V_{gs} donnés le rapport (mesures statiques) $G_m/G_d=f(V_{ds}, V_{gs})$ des composants provenant des quatre plaques précédemment décrites (72, 36, 39 et 14). Ces calculs sont issus des mesures présentées auparavant la Figure XLVIII(a, b, c, d).

A titre d'exemple, nous avons reporté les valeurs pour différents V_{ds} et V_{gs} .


Tableau 7 : Rapport G_m/G_d pour les 4 plaques génériques – influence de l'épaisseur de barrière et de la longueur de grille

Plaque	Longueur de grille (nm)	Epaisseur barrière Schottky	$G_m/G_d @$ $V_{ds} = 1,6 \text{ V}$ $V_{gs} = -0,4 \text{ V}$	$G_m/G_d @$ $V_{ds} = 1 \text{ V}$ $V_{gs} = -0,40 \text{ V}$	$G_m/G_d @$ $V_{ds} = 1,6 \text{ V}$ $V_{gs} = 0 \text{ V}$
36	130	140 Å	10	9	17
39	130		17	20	15
72	90		12	9	23
14	110	130 Å	24	24	20


A l'analyse de ces résultats, on voit que la plaque 14 présente un gain très homogène pour des tensions V_{ds} dans la zone de saturation.




(a) : plaque 36



(c) : plaque 72



(c) : plaque 39



(c) : plaque 14

Figure XLVIII : Caractéristique $G_m/G_d=f(V_{ds}, V_{gs})$ des composants issus des plaques 72, 36, 39 et 14 à la lumière

E. Caractéristiques statiques $I_g=f(V_{gs}, V_{ds})$

Comme nous l'avons présenté dans le chapitre 2, l'allure du courant de grille est un bon indicateur des phénomènes se développant dans le transistor.

Nous présentons sur la Figure XLIX(a, b, c, d) les caractéristiques statiques $I_g=f(V_{gs}, V_{ds})$ des composants provenant des quatre plaques précédemment décrites (72, 36, 39 et 14). Ces mesures ont été effectuées sous éclaircissement.


La valeur maximale du courant de grille varie de -60 à -100 $\mu\text{A}/\text{mm}$ selon la plaque caractérisée.

On notera que la plaque 72 présente un courant de fuite car la remontée du courant de grille lorsqu'on approche la tension de pincement ne s'effectue pas.


Il apparaît nettement sur chaque plaque une forme de courbe en « cloche » typique du mécanisme d'ionisation par impact dans les transistors.

Comme nous l'avons expliqué dans le chapitre 2, en augmentant la tension de polarisation de grille, à partir de la tension de seuil (V_t), le nombre de porteurs dans le canal s'accroît. Puisque le taux d'ionisation par impact est important, en raison du fort champ électrique dans le canal, le nombre de trous générés et collectés par la grille augmente. Le courant de grille augmente jusqu'à atteindre un maximum. Au-delà de ce maximum, l'augmentation de la polarisation de grille entraîne une diminution du taux d'ionisation en relation avec celle du champ électrique dans le canal. Il s'ensuit une diminution du nombre de trous collectés par la grille et donc une diminution du courant de grille.


Le phénomène apparaît pour des tensions drain-source, V_{ds} supérieures à 1 V et pour une tension V_{gs} proche de 0 V pour les plaques 39 et 14 et proche de -0,4 V pour les plaques 36 et 72. Ceci rejoint les commentaires fait sur le paramètre G_m . De plus, le déplacement de la cloche vers les tensions de grille égale à 0V pour les plaques 39 et 14 laisse présager des tensions de pincement V_t plus faibles répondant aux besoins du projet. En effet, il est montré qu'un ajustement de l'épaisseur de la couche barrière schottky permet une optimisation de la tension de pincement V_t (Figure L).




(a) : plaque 36



(b) : plaque 72



(c) : plaque 39



(d) : plaque 14

Figure XLIX : Caractéristique $I_g = f(V_{gs}, V_{ds})$ des composants issus des plaques 72, 36, 39 et 14 à la lumière




Figure L : Tension de pincement en fonction de l'épaisseur de la barrière schottky (données OMMIC)

Une étude plus approfondie du courant de grille sera effectuée dans un paragraphe ultérieur pour préparer l'explication du modèle d'excès de courant de grille dû à l'ionisation par impact, développé dans le chapitre 4.

Pour compléter l'ensemble des résultats présentés, nous reportons sur la Figure LI les caractéristiques $I_d=f(V_{gs})$ faisant apparaître la tension de pincement.




Figure LI : Détermination de la tension de pincement : caractéristique $I_d=f(V_{gs})$ pour les plaques 72, 36, 39 et 14 à la lumière

Cette représentation permet de confirmer les propos reportés auparavant, à savoir que la tension de pincement diminue lorsqu'on diminue l'épaisseur de la barrière. C'était entre autre le résultat attendu en modifiant la structure A1 en structure A3 (Tableau 11). Sur la plaque 39, le recess étant plus profond, il a permis de diminuer la tension de pincement par rapport à la structure 36.

Tableau 8 : Tension de pincement mesurée pour les 4 plaques génériques

Plaque	L_g (nm)	Epaisseur barrière Schottky	V_t (V)
36	130	140 Å	-1
39	130		-0,4
72	90		-0,7
14	110	130 Å	-0,6

En effet, la diminution de la valeur de V_t entraînera une augmentation de la fréquence de coupure (Figure LII). Pour un système à liaison optique haut débit fonctionnant à 50 Gbits/s il est nécessaire que le transistor présente une fréquence de coupure d'au moins 70 GHz pour laisser passer l'harmonique 3 du spectre NRZ à 43 GHz.




Figure LII : Variation de f_{text_max} en fonction de V_t (données OMMIC)

On notera sur la plaque 14 à canal simple et simple recess (A3) une valeur moyenne très élevée de la fréquence de coupure en courant extrinsèque de 167GHz. C'est la plaque retenue dans le cadre de la phase 1 du projet RNRT HEMERODE.

F. Conclusion

Nous avons reporté dans ce paragraphe l'ensemble des caractéristiques statiques des transistors des plaques de structure générique type A1 et A3, définies auparavant.

Il est apparu que la plaque 39 a subi un recess trop profond qui affecte les résultats. Cette plaque ne sera donc pas exploitable en terme de comparaison des résultats.

Nous avons pu observer que la valeur du courant de drain diminue avec la longueur de grille.

La représentation de la conductance de sortie a fait apparaître une bosse significative d'un changement brutal de pente du courant associée à un phénomène de kink. Nous n'avons pas relevé de variation de G_d avec la longueur de grille. En revanche, G_d a diminué avec l'épaisseur de la couche barrière, comme déjà observé dans les HEMT sur InP.

Nous avons également observé que la transconductance G_m sera d'autant plus meilleure que la longueur de grille L_g et l'épaisseur de la couche barrière seront faibles.

Des modifications technologiques ont été effectuées pour améliorer la tension de pincement pour permettre d'atteindre des fréquences de coupure de 160 GHz nécessaires au projet. On a pu observer la diminution de V_t avec la hauteur de barrière.

Enfin, la représentation du courant de grille a permis de mettre en évidence l'apparition d'un mécanisme d'ionisation par impact dans la couche active, entraînant un fort courant de grille qui s'avèrera pénalisant en terme de tension de claquage et de tenue en tension pour les amplificateurs des drivers.

Nous avons reporté au cours du paragraphe l'ensemble des améliorations de process qui ont été prises en compte pour améliorer les performances et aboutir à une structure (A3-plaque 14) qui permette d'obtenir des résultats compatibles avec les besoins du projet.

Ces résultats sont résumés dans le Tableau 9.

Tableau 9 : Performances des transistors de la plaque générique 14 (structure A3)

$I_{d_{max}}$ (mA/mm)	L_g (nm)	$G_{m_{max-int}}$ (mS/mm)	$G_{d_{min-int}}$ (mS/mm)	V_t (V)	$I_{g_{max}}$ (μ A/mm)	$I_g @ -0,5$ V (μ A/mm)
		@ $V_{ds} = 2$ V				
390	110	895	34	-0,6	75	2,6

3) Etude des différents mécanismes générant l'effet de coude (kink)

Dans le paragraphe précédent, nous avons émis l'hypothèse que l'effet de coude est présent dans la structure en relevant les caractéristiques de la conductance de sortie.

L'ensemble des plaques a été également caractérisé dans l'obscurité pour mettre en évidence les différents mécanismes, en particulier les effets de piégeage/dépiégeage.

A. Caractéristiques statiques $I_d=f(V_{ds}, V_{gs})$ et $I_g=f(V_{gs}, V_{ds})$:


lumière et obscurité

Nous reportons ici les caractéristiques du courant de drain pour des valeurs de V_{gs} de 0 à -0,4 V (Figure LIII) et du courant de grille pour V_{ds} de de 1,2 à 2 V dans l'obscurité et sous éclairage (Figure LIV).


Les mesures dans l'obscurité font apparaître l'effet de coude, dont nous avons défini l'origine, plus ou moins prononcé pour chaque plaque. Il est masqué par les phénomènes d'injection de porteur en présence de lumière. On observe qu'il est beaucoup moins important pour la plaque 14, qui est celle dont le procédé a été optimisé.

La tension de coude (définie au début du coude) est située autour de $V_{ds} = 0,5$ V sur l'ensemble des plaques. L'augmentation brutale du courant apparaît à partir de cette tension.


Aucune modification des caractéristiques de courant de grille n'a été observée entre éclairage et obscurité.




(a) : plaque 36



(b) : plaque 72




(c) : plaque 39




(d) : plaque 14


Figure LIII : Caractéristique $I_d=f(V_{ds}, V_{gs})$ des composants issus des plaques 72, 36, 39 et 14 à la lumière et dans l'obscurité




(a) : plaque 36



(b) : plaque 72



(c) : plaque 39



(d) : plaque 14

Figure LIV : Caractéristique $I_g = f(V_{gs}, V_{ds})$ des composants issus des plaques 72, 36, 39 et 14 à la lumière et dans l'obscurité

Comme nous l’avons décrit au chapitre 2, jusqu'en 2000, il était courant de lire dans les publications scientifiques sur l’effet de kink que l’augmentation du courant de drain résultait d’un courant d’électrons issus du mécanisme d’ionisation par impact. Mais assez récemment il a été démontré que dans le cas des HEMTs, l’accroissement du courant de drain, résultait principalement d’une modification du potentiel sous la grille [46][92].

B. Estimation du courant de kink

Nous proposons dans ce paragraphe une méthode développée pour quantifier la part de chaque courant (celui issu de l’ionisation par impact et celui généré lors de la modification de la tension grille-source en raison de la capture des trous par les pièges). Nous avons utilisé la plaque 36 pour cette étape du travail, car c’est celle où l’effet de kink est le plus marqué.

La première étape de ce travail a porté sur l’estimation du courant de kink.

Pour cela il est d’abord nécessaire d’extrapoler sur la caractéristique dans l’obscurité l’allure du courant de drain sans kink..

α) Estimation du courant de drain sans kink

Deux méthodes ont été abordées :

Dans la première méthode, un point (I_{d0} , V_{ds_Gd0}) est déterminée (Figure LV), correspondant au plus petit G_d (G_{d0}) mesuré pour des tensions $V_{ds} < 1V$.




Figure LV : Caractéristique $G_d=f(V_{ds}, V_{gs})$ dans l’obscurité – définitions des paramètres d’extrapolation du courant de drain sans effet de kink

A partir de ce point, la courbe de courant de drain est ensuite extrapolée par une droite ayant pour pente le G_d minimum (G_{dmin}) mesuré en zone saturée ($V_{ds} > 1.5V$).

Si cette méthode est une bonne approximation pour de forts $|V_{gs}|$, elle se révèle incorrecte lorsque le canal s'ouvre. En effet, lorsque le canal est pincé, la zone ohmique de la caractéristique $I_d=f(V_{ds})$, s'arrête pour des tensions V_{ds} plus basses et on peut considérer que le transistor est saturé avant le début de l'effet de kink. Mais si le canal est ouvert, le kink apparaît alors que le transistor n'est pas encore saturé.

Dans la seconde méthode, nous avons extrapolé l'allure du courant de drain sans l'effet de kink dans l'obscurité selon trois zones (Figure LVI).




Figure LVI : Illustration de la méthode d'estimation du courant de kink

Dans un premier temps on calcule la valeur de la conductance de sortie minimale avant apparition de l'effet de kink (G_{d0}). A cette valeur correspond une valeur du courant I_{d0} dans l'obscurité. On reporte la valeur de G_{d0} sur la caractéristique $G_d=f(V_{ds}, V_{gs})$ sous éclaircissement à laquelle correspond une tension ($V_{ds_Gd0_L}$) (Figure LV).

La première partie de la courbe extrapolée (zone 1) sera celle mesurée expérimentalement dans l'obscurité pour V_{ds} compris entre 0 V et $V_{ds_gd0_O}$.

On définit une différence de potentiel drain-source ΔV_{ds} entre ($V_{ds_Gd0_L}$) et la tension de début de zone saturée (zone dans laquelle g_d est considérée constante égale à G_{d_sat}) sur la caractéristique sous éclaircissement.

La seconde partie de la courbe extrapolée (zone 2) est définie entre $V_{ds_Gd0_O}$ et $V_{ds_Gd0_O} + \Delta V_{ds}$ selon la loi :

$f(V_{ds}) = I_{d0} + G_{d0} \times (V_{ds} - V_{ds_Gd0_O}) + 0.5 \times K_0 \times (V_{ds} - V_{ds_Gd0_O})^2$ avec I_{d0} le courant de drain correspondant à G_{d0} dans l'obscurité (Figure LV). et K_0 la pente de la caractéristique de la conductance de sortie sous éclaircissement entre G_{d0} et G_{d_sat} .

La troisième allure (zone 3) définie à partir de $V_{ds_Gd0_O} + \Delta V_{ds}$ est une droite de pente G_{d_sat} . Le résultat de la méthode est illustré sur la Figure LVI. La différence de courant entre la caractéristique expérimentale et l'extrapolation en zone saturée correspond au courant de kink car on a fait l'hypothèse que le mécanisme de kink ne modifie pas la pente du courant de drain en zone saturée (G_{d_sat} est constant).

Le Tableau 10 donne la valeur estimée du courant de kink (I_{kink}) pour différentes valeurs de tension grille-source en zone de saturation.

Tableau 10 : Estimation du courant de kink

V_{gs} (V)	I_{kink} (mA/mm)
0	208
-0,2	175
-0,4	169,3

La comparaison des deux méthodes (Figure LVII) sur les composants donne un courant de drain sans kink ($I_{d_sans_kink}$) de 360 mA (@ $V_{gs}=0$ V, $V_{ds}=1,7$ V) pour la méthode 1 alors que l'on obtient 386,8 mA pour la méthode 2 qui paraît plus réaliste. En effet on tient compte dans cette dernière de l'évolution de la conductance de sortie dans la zone de kink, alors que dans la première l'extrapolation est une droite à partir de la valeur $V_{ds_Gd0_O}$.




Figure LVII : Comparisons des différentes méthodes d'estimation du courant de drain sans kink

β) Calcul du courant d'électron de chaque mécanisme qui contribue au kink et détermination de ΔV_{gs}

Le courant de kink (I_{kink}) possède deux composantes principales

$$I_{d_{ionisation}} + I_{d_{accroissementdeVgs}}$$

Le courant de drain total s'écrit : $I_d = I_{d_{sans_kink}} + I_{d_{ionisation}} + I_{d_{accroissementdeVgs}}$ EQ III- 1

On fait l'hypothèse que $I_{d_{ionisation}}$ est proportionnel au nombre de chocs, c'est à dire au courant théorique sans kink :

$$I_{d_{ionisation}} = K \times I_{d_{sans_kink}} \quad \text{EQ III- 2}$$

Le courant $I_{d_{accroissementdeVgs}}$ s'exprime en fonction de la variation de la tension grille-source due au mécanisme de piégeage/dépiégeage (ΔV_{gs}) qui est directement proportionnelle au nombre de trous issus de l'ionisation par impact :

$$I_{d_{\text{accroissementdevgs}}} = g_m(V_{gs}) \times \Delta V_{gs} \quad \text{EQ III- 3}$$

$$\text{avec } \Delta V_{gs} = M \times I_{d_{\text{ionisation}}}$$

On obtient alors :

$$I_d = I_{d_{\text{sans_kink}}} \times \left(1 + K \times \left(1 + M \times g_m(V_{gs}) \right) \right) \quad \text{EQ III- 4}$$

Dans l'équation (EQ III- 4), tous les éléments sont connus sauf K et M. En prenant différentes polarisations V_{gs} proches les unes des autres, on peut résoudre le système d'équations et déterminer K, M puis ΔV_{gs} .

En résolvant le système pour les composants, on trouve pour une polarisation $V_{gs}=0V$, $K=19\%$ $\Delta V_{gs}=0,23V$. Le courant de drain dû au mécanisme d'ionisation représente 11 % de I_d . La part de courant dû à la variation du potentiel de grille est estimée à 30% de I_d .

C. Conclusion et discussion sur la méthode proposée

Nous avons dans les calculs précédents fait l'hypothèse que le kink ne modifiait pas la transconductance de sortie dans la zone de fonctionnement en saturation. Cependant lorsque V_{ds} augmente, le champ électrique côté drain augmente ainsi que la création d'électrons par le mécanisme d'ionisation par impact ($I_{d_{\text{ionisation}}}$). Cependant cette augmentation est négligeable par rapport au courant de drain total [3].

La méthode présentée permet donc d'estimer le courant d'électrons directement issu de l'ionisation par impact. En croisant ces résultats avec des mesures de courant de grille, il est possible de mesurer plus précisément l'impact des choix technologiques tel que le recess ou la couche barrière, sur le courant de trous remontant vers la grille.

4) Analyse approfondie du courant de grille

Comme nous Le courant de grille (I_g) peut avoir trois composantes : un courant de fuite ($I_{g_{fuite}}$), un courant d'électrons assisté par effet tunnel ($I_{g_{inv}}$) et un courant de trous issu de l'ionisation par impact ($I_{g_{trou}}$).

Cette étude est effectuée avec les composants de la plaque 36.




Figure LVIII : Caractéristique $I_g=f(V_{gs}, V_{ds})$ des composants issus des plaque 36

Les mesures présentées Figure LVIII montrent un courant de fuite, lorsque le canal est pincé, inférieur à $7 \mu\text{A}/\text{mm}$ de grille. On peut donc négliger cette composante par rapport au courant de grille max ($>100 \mu\text{A}/\text{mm}$) obtenus à $V_{gs}=-0,44 \text{ V}$ et $V_{ds}=2 \text{ V}$.

On peut noter également que le maximum de la cloche d'ionisation, pour chaque polarisation V_{ds} , se déplace selon V_{gs} . Le I_g est maximum pour $V_{gs}=-0,57 \text{ V}$ pour $V_{ds}=1 \text{ V}$, et maximum pour $V_{gs}=-0,44 \text{ V}$ pour $V_{ds}=2 \text{ V}$.

Ce déplacement peut être attribué à l'augmentation de l'efficacité de collection des trous par la grille. En effet la tension drain-grille suit l'augmentation du potentiel de drain

ce qui abaisse la barrière de potentiel de la bande de valence entre le canal et la couche barrière. Le transfert des trous s'effectue alors soit par un courant thermoïonique, soit par un courant tunnel.


Au chapitre précédent nous avons expliqué la méthode de mise en évidence du mécanisme d'ionisation par impact selon la méthode de Hui et al. en traçant le rapport I_g/I_d en fonction de $1/V_{ds}$.

Nous avons reporté les courbes pour des valeurs de V_{gs} situées dans la cloche de la caractéristique du courant de grille sur la Figure LIX.


On peut la décomposer en deux régions :

- Pour de fortes valeurs de V_{ds} ($1/V_{ds} < 0,8 \text{ V}^{-1}$), le rapport I_g/I_d présente bien des droites typiques du mécanisme d'ionisation par impact pour les plaques 36, 39 et 14 pour lesquelles les courbes en cloches sont très prononcées.
- Pour de faibles valeurs de V_{ds} ($1/V_{ds} > 0,8 \text{ V}^{-1}$), le rapport I_g/I_d est contrôlé par le courant inverse de grille.


En revanche, la droite n'apparaît pas très nettement sur la représentation de la plaque 72. Comme nous l'avons vu auparavant, le courant de fuite de grille de cette plaque est trop important et masque le courant de trous issus de l'ionisation par impact.




(a) : plaque 36



(b) : plaque 72



(c) : plaque 39



(d) : plaque 14

Figure LIX : Caractéristique $I_g/I_d = f(V_{ds}, V_{gs})$ des composants issus des plaques 72, 36, 39 et 14 dans l'obscurité

Dans la théorie développée par Hui *et al.*, le courant de drain est décomposé en une partie due aux électrons incidents I_{e0} et une aux électrons issus de l'ionisation par impact ($I_{d_{ionisation}}$).

Or les résultats présentés au paragraphe précédent ont montré qu'une troisième composante existait ($I_{d_{accroissementdeVgs}}$) correspondant à un courant d'électrons induits par la modification de la tension grille source. Contrairement à ce qui a été supposé au chapitre 2 pour le courant issu de l'ionisation, il n'est pas négligeable devant le courant électrons incidents I_{e0} .

$$\text{L'équation } \alpha_n = \frac{1}{L_{eff}} \times \frac{I_g}{I_d} \text{ devient donc } \alpha_n = \frac{1}{L_{eff}} \times \frac{I_g}{I_d - I_{kink}} \quad \text{EQ III- 5}$$

$$\text{avec } I_{kink} = I_{d_{ionisation}} + I_{d_{accroissementdeVgs}}$$

Les tracés présentés sur la Figure LIX ne tiennent pas compte de cette hypothèse et négligent l'importance de la composante $I_{d_{accroissementdeVgs}}$. Lorsque l'effet de coude n'est pas très marqué, il n'est pas toujours évident de déterminer l'importance de cette contribution. C'est pourquoi on trouve dans la littérature les tracés conventionnels I_g/I_d pour déterminer le taux d'ionisation α_n . Cependant on peut supposer que la valeur de α_n est une bonne indication mais avec une petite approximation.

Il est possible lorsque l'effet de kink est assez marqué, de déterminer le courant de drain « sans kink » $I_{d_{sans_kink}}$, selon la méthode présentée auparavant et de déterminer plus précisément le taux d'ionisation α_n . C'est ce que nous présentons sur la Figure LX à savoir le tracé du rapport $I_g/(I_d - I_{kink})$ pour la plaque 36.




Figure LX : Tracé des caractéristiques $I_g/I_d \text{ (sans kink)} = f(V_{ds}^{-1})$ des composants de la plaque 36

On observe qu'entre les deux méthodes la pente des droites a changé (1,59 pour la courbe de la Figure LIX (a) et 2,94 pour la Figure LX).

Le calcul du coefficient d'ionisation (@ $V_{gs} = 0V$ et $V_{ds} = 0,6 V$), à partir de l'équation EQ III – 5, donne $\alpha_n = 8,9e^1$ pour le calcul à partir de I_g/I_d et $1,78e^2$ à partir de $I_g/I_d \text{ (sans kink)}$. Le facteur deux trouvé entre les deux résultats montre le risque de sous-estimation du coefficient d'ionisation lors des calculs par la méthode conventionnelle.

5) Performances en tension de la structure MHEMT générique

Nous allons dans ce paragraphe présenter les performances de claquage de la structure MHEMT générique en analysant les tensions de claquage « off-state » et « on-state » mesurées. Puis nous comparerons ces performances à ce que l'on peut trouver dans la littérature.


On distingue en général la tension de claquage lorsque le transistor fonctionne en mode pincé (V_{Br-off}), et la tension de claquage lorsque le canal est complètement ouvert (V_{Br-on}). On peut cependant trouver dans la littérature, d'autres mesures de claquage en mode pincé. Certains annoncent la tension de claquage entre source et drain (V_{Br-ds}) et d'autres la tension de claquage entre grille et drain (V_{Br-gd}). Il convient alors de comparer V_{Br-off} et V_{Br-ds} .

A. Résultats de mesure de claquage « Off-state »


Nous avons utilisé, pour mesurer le claquage en mode pincé du transistor, une méthode non destructive. Cette méthode a été présentée au chapitre II et consiste à injecter un courant de drain constant et à appliquer une tension de polarisation de grille variant de 0 V à des valeurs négatives. On mesure simultanément la tension drain-source et le courant de grille.

Les résultats de mesures des 4 plaques génériques sont présentés sur la Figure LXI. La méthode utilisée ici permet de relever trois points caractéristiques. Le premier, V_{Br-gd} , correspond au claquage de la diode grille-drain et se relève sur le tracé $V_{dg}=f(V_{gs})$ lorsque le courant de grille atteint la valeur du courant de drain, qui détermine la condition de claquage (ici 1mA/mm). Le tracé $V_{ds}=f(V_{gs})$ atteint également un maximum V_{Br-ds} . A ce niveau, la tension V_{ds} est limitée par le claquage de la diode grille-drain. Il existe un troisième point V_{Br-ds}^{CH} qui correspond au claquage par effet tunnel ou par avalanche du canal. Ce point se distingue normalement sur le tracé $V_{dg}=f(V_{gs})$, sous forme d'une inflexion de la courbe pour une valeur de V_{ds} proche du début du phénomène d'ionisation par impact.


Sur les mesures effectuées, ce troisième point n'est pas observable car le début de l'ionisation se produit pour des tensions V_{ds} trop faibles. Et le point d'inflexion est alors caché dans la zone 0 à -1 V de la courbe $V_{dg}=f(V_{gs})$. Le Tableau 11 résume l'ensemble des tensions relevées pour 4 plaques de structure générique.




(a) : plaque 36



(b) : plaque 39



(c) : plaque 72



(d) : plaque 14

Figure LXI : Tension de claquage « Off-state » des composants issus des plaques 36, 39, 72 et 14 dans l'obscurité

Tableau 11 : Valeurs des tensions de claquage « Off-state » des plaques 36, 39, 72 et 14 dans l'obscurité

Plaque	V_{Br-gd} (V)	V_{Br-ds} (V)
36	9,2	7,4
39	8,8	7,9
72	8,7	7,5
14	9,9	9


On remarque que pour les trois structures génériques présentant une barrière de 140 Å, les valeurs sont homogènes, entre 7,4 et 7,8 V. En revanche, on observe que une tension V_{Br-ds} de 9 V pour la plaque 14. Or, cette plaque présente une barrière d'épaisseur inférieure et il a été montré sur le HEMT sur InP [90] que la réduction de la barrière schottky dégrade les tensions de claquage « off-state ». En effet, une barrière plus mince favorise le passage du courant, par effet tunnel assisté par champ thermoïonique, de la grille vers le canal. On associera donc cette amélioration de la tension de claquage « off-state » à l'optimisation du process.

De plus les valeurs des tensions de claquage ne sont pas observées aux mêmes valeurs de tension grille-source. Ce déplacement est corrélé à la tension de pincement mesurée pour chaque plaque et présentées auparavant.


Il faut cependant bien garder à l'esprit que conserver un V_t le plus faible possible, est important pour garantir une très bonne commande du transistor, ainsi qu'un bon facteur de forme.

B. Résultats de mesure de claquage « On-state »


La méthode de mesure utilisée ici est celle proposée par Somerville [94] et présentée au chapitre II. Comme pour la méthode de mesure des tensions de claquage « Off-state », cette mesure se fait en mode courant et présente l'énorme avantage d'être non destructive. Les résultats des 4 plaques génériques sont présentés sur la Figure LXII.




(a) : plaque 36



(c) : plaque 72



(b) : plaque 39



(d) : plaque 14

Figure LXII : Tensions de claquages « On state » des composants issus des plaque 36, 39, 72 et 14 dans l'obscurité

On observe sur la Figure LXII présentent les lieux de claquages « On-state » d'allure différentes selon la plaque mesurée. L'allure hyperbolique des plaques 36 et 39 est significative du mécanisme d'ionisation par impact très marqué sur les courbes du courant de grille. La plaque 72 présente un courant de fuite de grille important qui masque l'ionisation est qui fait tendre cette allure hyperbolique vers une droite. On peut également remarquer que les caractéristiques extrapolées selon une droite (plaque 14 et 72) ne présente pas d'effet de coude.

Sur chacune de ces figures, les courbes de claquages ont été extrapolées jusqu'à atteindre un courant de drain correspondant à peu près à 25-30% du courant de drain maximum des composants ($I_{dmax} \sim 400$ mA pour les plaques 36 et 14 ; 600 mA pour la plaque 72 ; 250 mA pour la plaque 39).

La comparaison des valeurs des tensions de claquage entre les différentes plaques est donnée pour une condition de claquage $I_g=400$ μ A et deux valeurs de courant de drain. Le premier, correspondant à $I_d = 50$ mA (V_{Br_comp}) n'est pas un point significatif mais permet de comparer les plaques. Le second, mesuré à $I_d=30\%$ de I_{dmax} , sur les courbes extrapolées, correspond à la tension de claquage estimée en mode passant (V_{Br-ON}) (Tableau 12).

$$V_{Br-ON}$$

Tableau 12 : Valeurs des tensions de claquage « On-state » des plaques 36, 39, 72 et 14 dans l'obscurité


Plaque	V_{Br_ON} (V)	V_{Br_comp} (V)
	($I_g = 400 \mu A, I_d = 30\% I_{dmax}$)	($I_g = 400 \mu A, I_d = 50$ mA)
36	2,5	4,5
39	2,45	4,5
72	3,3	5,4
14	3,1	6,7

Les tensions de claquage estimées sont d'environ 3 V pour les composants des plaques 72 et 14 et 2,5 V pour les composants de la plaque 36 et 39.


Si on compare les plaques 72 et 14, qui présentent des grilles courtes et des barrières schottky différentes, on n'observe pas de différence de tension de claquage à l'état passant. Ceci correspond à ce qu'a présenté Dickmann [95], en expliquant que le claquage en mode passant a lieu dans le canal donc il n'a pas lieu d'être modifié par le profil du champ dans la zone grille-drain.

La diminution de V_{Br-ON} (qui passe de 2,3V à 1,9V) est donc davantage liée à la densité de porteurs plus faible dans le canal, qu'à la hauteur de barrière ou la profondeur du recess.


Nous reportons maintenant sur Figure LXIII les agrandissements des courbes précédentes dans la plage correspondant à de faibles courants de drain.




(a) : plaque 36



(c) : plaque 72



(b) : plaque 39



(d) : plaque 14

Figure LXIII : Zoom sur les lieux de claquages « On state » des composants issus des plaque 36, 39, 72 et 14 dans l'obscurité pour de faibles courants de drain

On peut distinguer sur ces deux figures, deux régions distinctes.

Pour des courants de drain inférieur à 1,5 mA, le potentiel de drain croît avec le courant. Cette région est contrôlée par le claquage de la jonction grille-drain.

Pour des courants de drain supérieurs à 1,5 mA, les lieux de claquages décrivent une forme d'hyperbole. Cette région est contrôlée par le mécanisme d'ionisation par impact.

On peut noter que dans le cas des composants issus des plaques 36 et 39, le pic apparaissant aux alentours de $I_d=1\text{mA}$, est beaucoup plus marqué. Ce pic correspond à la transition entre la région contrôlée par l'ionisation par impact et la région du claquage de la diode grille-drain. Le fait qu'il soit plus marqué provient directement du plus faible courant de fuite de la jonction de grille qui induit une tension de claquage « off-state » plus élevée.

C. Etat de l'art

Nous avons reporté dans le Tableau 13 les tensions de claquage données dans la littérature pour les transistors de structure HEMT. Il faut noter qu'il est difficile de trouver l'information à la fois en mode pincé et en mode passant.

Tableau 13 : Etat de l'art des tensions de claquage des transistors HEMT

Structure	V_{Br-ON} (V)	V_{Br-ds} (V)	V_{Br-gd} (V)	Référence
MHEMT AlInAs/GaInAs	4,5		16	[96]
MHEMT InAl/As Canal InGaAs Gradued buffer $\text{In}_x\text{Al}_{1-x}\text{As}$ (x de 0n45 à 0,53)			5V	[97]
PHEMT InGaAs 0,05 μm Canal $\text{In}_{0,8}\text{Ga}_{0,2}\text{As}$	1,2			[96]
PHEMT InGaAs 0,1 μm Canal $\text{In}_{0,6}\text{Ga}_{0,328}\text{As}$			5,5	[99]
PHEMT InGaAs 0,05 μm Canal $\text{In}_x\text{Ga}_{1-x}\text{As}$ (X=0,6 à 0,8)	1,5			[87]
HEMT InGaAs 0,03 μm	1			[100]
HEMT InGaAs 0,15 μm Double recess	0,5	10,5	11,2	[101]

HEMT InGaAs 0,15 μm barrière $\text{In}_{0,4}\text{Al}_{0,6}\text{As}$		10,4	13,3	[102]
HEMT InGaAs 0,15 μm barrière $\text{In}_{0,4}\text{Al}_{0,6}\text{As}$		10,6		[103]
HEMT InGaAs 0,25 μm barrière $\text{In}_{0,4}\text{Al}_{0,6}\text{As}$			59	[104]
HEMT InGaAs 0,15 μm barrière $\text{In}_{0,48}\text{Al}_{0,52}\text{As}_x\text{P}_{1-x}$	3,5 à 4	10	10,5	[105]
HEMT InGaAs 0,7 μm barrière InGaP	15			[35]

6) Mise en évidence de la relation entre l'ionisation par impact et le claquage

En nous aidant de la méthode proposée par Somerville et *al* [107] permettant de mesurer la tension de claquage en mode passant (cf. chapitre II), nous avons tenté de représenter les zones d'ionisation sur les caractéristique statiques des transistors et de les relier aux tensions de claquage mesurées. Ce travail a été effectué sur la plaque 36.

A. Tracé des zones d'ionisation par impact

La méthode proposée par Somerville consiste à dessiner des lignes iso- I_g sur le réseau de caractéristiques $I_d=f(V_{ds}, V_{gs})$. Pour cela il suffit de représenter simultanément les courbes $I_d=f(V_{ds})$ et $I_g=f(V_{ds})$, paramétrées en V_{gs} (Figure LXIII).




Figure LXIV : Tracé des courbes iso- $I_g(V_{ds})$ sur les caractéristiques $I_d=f(V_{ds})$ des composants de la plaque 36 (canal simple)




Figure LXV : Tracé des courbes iso- $I_g(V_{ds})$ sur les caractéristiques $I_d=f(V_{ds})$ des composants de la plaque 38 (canal composite)

Une droite horizontale représente une valeur de I_g constante, que nous avons choisi ici à $10 \mu A$. A chaque pas de tension de grille, le point issu de l'intersection de cette droite avec la caractéristique $I_g=f(V_{ds})$ est reporté sur la caractéristique $I_d=f(V_{ds})$ au V_{gs} correspondant. On en déduit une ligne iso- I_g (courbe rouge) dont la forme est directement

liée à celle du courant de grille. Autrement dit, si le courant de grille comporte une bosse d'ionisation, cette bosse sera directement reportée sur la caractéristique $I_d=f(V_{ds})$. Aussi, dans le cas du canal composite que l'on présente dans le paragraphe suivant, on peut s'attendre à avoir une double bosse d'ionisation sur le courant de grille, car la courbe iso- I_g (courbe rouge) de la Figure LXV présente deux bosses.

Cette méthode permet donc de dessiner des zones d'ionisation pour différents niveaux de courants de grille, et ouvre des perspectives intéressantes pour comprendre les relations entre tensions de claquage et l'ionisation par impact.

B. Prévisions des tensions de claquage

Nous avons appliqué la méthode précédemment décrite aux transistors des plaques 36 et 38 en utilisant respectivement la structure A1 (canal simple, simple recess) (Figure LXVI) et la structure A7 (canal composite, double recess) (Figure LXVII).




Figure LXVI : Tracé des zones d'ionisation de la structure A1




Figure LXVII : Tracé des zones d'ionisation de la structure A7

Comme l'avait reporté dans sa thèse C Ladner-Marcoux, lorsque les tensions de claquage sont faibles, les zones d'ionisation sont assez intenses et resserrées. Elles peuvent être interprétées comme des zones dangereuses : le claquage est très proche et il faut limiter le nombre de pas supplémentaires en V_{ds} .

Sur la caractéristique de la structure 38 à canal composite, les courbes sont moins resserrées, laissant présager une tension de claquage plus grande.

7) Conclusion

Comme nous l'avons présenté au début de ce chapitre, dans le projet HEMERODE une technologie de modulateur à base de niobate de lithium a été choisie, dans le but d'accroître la distance de transmission. Il nécessite une tension de commande de 6V (pour un modulateur électro-absorbant MEA $\sim 3V$).

Les performances en tension des composants sont donc très importantes, car ce sont elles qui vont garantir un bon contrôle du modulateur et donc une bonne qualité du

diagramme de l'œil. La structure de type générique présentée n'a permis d'obtenir qu'un claquage « on-state » de 3 V. Cette valeur s'est avérée insuffisante, et les transistors n'ont pas tenu dans les montages à amplificateur cascode.

Nous avons reporté les performances en tensions des MHEMT, PHEMT et HEMT trouvées dans la littérature. Si on rapporte les tensions mesurées sur les plaques génériques, on observe que leurs performances est tout à fait à l'état de l'art ($V_{Br-ON}=3,1$ V et $V_{Br-gd}=9,9$ V pour la plaque 14).

Dans le but d'améliorer ces performances, plusieurs évolutions de la structure générique ont été effectuées, comme par exemple l'utilisation d'un double canal et d'un double recess. L'étude de ces nouvelles technologies fait l'œuvre du paragraphe suivant.

III Amélioration des performances : Le HEMT Metamorphique à canal composite

Nous avons présenté dans le paragraphe précédent l'ensemble des paramètres mesurés sur la structure générique MHEMT. Les principales limitations mises en avant sur cette technologie sont :

- Une tension de pincement forte ($V_t < -0,9$ V)
- Une tenue en tension canal ouvert insuffisante V_{BE_ON} trop faible
- Une conductance de sortie trop forte

Pour améliorer la tension de pincement, il est nécessaire d'ajuster le facteur de forme en diminuant l'épaisseur de barrière. Cette amélioration technologique a été réalisée sur la structure de type A3. La tension de pincement obtenue ($V_t = 0,6$ V) est compatible avec ce que l'on trouve dans la littérature.

L'amélioration de la tension de claquage en mode passant et réduire la conductance de sortie, utilisation d'un canal composite (structure A7) et d'un double recess avec réalignement du 2^{ème} recess sur le 1^{er} côté source. Trois nouvelles structures ont été fournies pour étudier l'amélioration des performances. Elles présentent toutes un canal composite, mais la plaque 23 présente un simple recess et les deux autres (plaque 24 et 38) un double recess.

Nous avons caractérisé l'ensemble de ces structures et nous reportons dans ce paragraphe les résultats de mesures en s'attachant à commenter les différences relevées par rapport aux structures génériques.

1) Caractérisations statiques de la structure MHEMT à canal composite

Rappelons ici que la structure à canal composite a été introduite par Enoki *et al.* pour ses propriétés de vitesses de dérive élevées et de coefficient d'ionisation faible à fort champ électrique.


Nous reportons sur la Figure LXVIII les caractéristiques de courant de drain sous éclairage et sur la Figure LXIX la conductance de sortie dans l'obscurité en fonction de la tension drain-source.

Il apparaît que le courant de drain maximum (I_{dss}) varie de 400 à 550 mA/mm selon la plaque mesurée. Ces valeurs sont du même ordre de grandeur que pour les plaques génériques. On remarque de nouveau que la valeur de I_{dss} diminue avec la longueur de grille (plaques 24 et 38). Nous n'avons pas relevé d'effet de kink apparent.


En revanche on constate que la pente des caractéristiques dans la zone de saturation ($V_{ds} > 1$ V) est faible, laissant présager une conductance de sortie inférieure à celle des plaques génériques.

Ceci ce confirme en observant l'allure des courbes de la Figure LXIX. La conductance de sortie pour $V_{ds} = 0$ V est de l'ordre de 1100 mS/mm pour les plaques 23 et 24, mais de 700 mS/mm pour la plaque 38. Ces valeurs sont du même ordre que pour les plaques génériques. Dans la zone de saturation ($V_{ds} > 1$ V) la conductance de sortie est inférieure à 50mA/mm pour les plaques 23 et 24, et inférieure à 30 mS/mm pour la plaque 38. Rappelons que pour les plaques génériques, les valeurs étaient autour de 50 à 60 mS/mm.


L'allure significative d'un effet de kink apparaît pour V_{ds} de l'ordre 0,6 V pour chacune des plaques.



(a) : plaque 23




(b) : plaque 24




(c) : plaque 38


Figure LXVIII : Caractéristique $I_d=f(V_{ds}, V_{gs})$ des composants issus des plaques 23, 24, 38 sous éclairnement



(a) : plaque 23



(b) : plaque 24




(c) : plaque 38

Figure LXIX : Caractéristique $G_d=f(V_{ds}, V_{gs})$ des composants issus des plaques 23, 24, 38 dans l'obscurité


Pour approfondir ce point, nous avons reporté sur la Figure LXX les caractéristiques du courant de drain dans l'obscurité pour chacune des plaques.

Les résultats montre que très peu de différence n'est observable sur les courbes dans l'obscurité et sous éclairage. Pas d'effet de kink supplémentaire n'apparaît. On peut donc conclure que la passivation de ces plaques a été fortement améliorée par rapport aux plaques génériques (à l'exception de la plaque 14 dont l'effet kink était très faible car le process avait été déjà amélioré). Les phénomènes de piégeage/dépiégeage n'interviennent plus dans la zone grille source, la variation de V_{gs} est donc moins importante. Nous avons montré précédemment que la plus forte contribution à l'effet de kink est due à cette variation de V_{gs} . Cet effet est donc diminué.


Si on considère maintenant le recess de grille. Il est double pour les plaques 24 et 38 et simple pour la plaque 23. En observant plus précisément les courbes lumière/obscurité, on remarque que les structures à double recess présentent plus de différence que celle à simple recess. On peut attribué le kink observé, à une modification plus importante du potentiel de grille dans le cas des composants utilisant un double recess. La passivation de la surface entre grille et source, dans le cas d'un double recess, a sans doute laissé un nombre plus important de pièges actifs, qui ont donc capturé un nombre plus important de trous.



(a) : plaque 23




(b) : plaque 24




(c) : plaque 38


Figure LXX : Caractéristique $I_{d,i} = f(V_{ds}, V_{gs})$ des composants issus des plaques 23, 24, 38 dans l'obscurité et sous éclairment



(a) : plaque 23



(b) : plaque 24



(c) : plaque 38

Figure LXXI : Caractéristique $G_m=f(V_{ds}, V_{gs})$ des composants issus des plaques 23, 24, 38 dans l'obscurité

Pour comparer aux résultats des plaques génériques nous avons reporté dans le Tableau 14 les valeurs de G_d pour V_{ds} @ 1V et 2V et V_{gs} @ 0V. Ces résultats confirment que la technologie double canal, double recess a bien permis de réduire la conductance de sortie.

Tableau 14 : Comparaison des valeurs de la conductance de sortie pour les 3 plaques à canal composite

Plaque	Longueur de grille (nm)	Epaisseur barrière Schottky	G_d (mS/mm) @	G_d (mS/mm) @
			$V_{ds} = 1\text{ V}$ $V_{gs} = 0\text{ V}$	$V_{ds} = 2\text{ V}$ $V_{gs} = 0\text{ V}$
23	130	130 Å	65	37
24	130		125	12
38	123		32	7

La Figure LXXI présente les caractéristiques de la transconductance dans l’obscurité. Les courbes sous éclaircissement sont similaires, comme pour les structures génériques.

La valeur maximale de G_m est située autour de 700 mS/mm. Ceci est du même ordre de grandeur que pour les plaques génériques. La transconductance G_m présente un comportement moins « plat » que celui observé sur les transistors de structure générique. Une explication possible est l’augmentation de la capacité C_{gs} . En effet, lorsque les électrons passent dans le sous-canal, la distance physique qui sépare ceux-ci de la grille croît et cela entraîne une augmentation.

On observe que la diminution de la longueur de grille permet d’obtenir de meilleurs résultats (plaque 24 et 38). En revanche, pour une même longueur de grille, on voit que le double recess entraîne une diminution de G_m . Ce qui n’est pas justifié. Cependant, on peut supposer que la plaque 24 présente des résultats atypiques, car les courbes obscurité/lumière des caractéristiques $I_d=f(V_{ds},V_{gs})$ présentent des allures peu communes que nous n’avons pu expliquer. Le kink est présent à la lumière et pas dans l’obscurité.

Pour comparer aux résultats des plaques génériques (Tableau 6), nous reportons les valeurs relevées à $V_{ds} = 2\text{V}$ et $V_{gs} = -0,4$ et 0 V pour les structures composites dans le Tableau 15.

Tableau 15 : Comparaison des valeurs de la transconductance pour les 3 plaques à canal composite

Plaque	Longueur de grille (nm)	Epaisseur barrière Schottky	G_m (mS/mm) @	G_m (mS/mm) @
			$V_{ds} = 2$ V $V_{gs} = -0,4$ V	$V_{ds} = 2$ V $V_{gs} = 0$ V
23	130	130 Å	642	633
24	130		589	523
38	123		613	642

Les résultats montre de nouveau qu'il est difficile d'évaluer l'impact du recess sur les performances car les résultats de la plaque 24 sont atypiques.


En revanche on peut dire la longueur de grille en permet d'améliorer G_m . Les résultats de la plaque 38 sont assez similaires à ceux obtenus avec la plaque générique 14 qui présentait les meilleures performances.

Afin de compléter cette étude statique, et pour comparer les performances aux résultats obtenus sur la structure générique nous rapportons, à valeurs de V_{ds} et V_{gs} données, le rapport (mesures statiques) $G_m/G_d=f(V_{ds}, V_{gs})$ des composants provenant des trois plaques précédemment décrites (23, 24 et 38). Ces calculs sont issus des mesures présentées précédemment.


Tableau 16 : Rapport G_m/G_d pour les 3 plaques à canal composite

Plaque	Longueur de grille (nm)	Epaisseur barrière Schottky	G_m/G_d @	G_m/G_d @	G_m/G_d @
			$V_{ds} = 1,6$ V $V_{gs} = -0,4$ V	$V_{ds} = 1$ V $V_{gs} = -0,40$ V	$V_{ds} = 1,6$ V $V_{gs} = 0$ V
23	130	130 Å	14	10	21
24	130		26	11	26
38	123		14	10	21


Ces courbes montrent que le rapport G_m/G_d augmente avec V_{ds} . Les valeurs maximales sont de 20 à 45 selon la plaque. C'est du même ordre de grandeur que pour les plaques génériques.



(a) : plaque 23



(b) : plaque 24



(c) : plaque 38

Figure LXXII : Caractéristique $G_m/G_d=f(V_{ds})$ des composants issus des plaques 23, 24, 38 dans l'obscurité

Nous reportons sur la Figure LXXIII les caractéristiques du courant de grille sous éclairage. Les courbes dans l'obscurité sont similaires, comme pour les structures génériques.

Les plaques 23 et 24 présentent des valeurs de courant de grille maximum de -55 et -105 $\mu\text{A}/\text{mm}$ respectivement. C'est le même ordre de grandeur que les plaques génériques. En revanche, l'amélioration du process technologique a permis de réduire cette valeur à 15 $\mu\text{A}/\text{mm}$.

Rappelons que le courant de grille mesuré sur les HEMT est composés de trois types de courant :

- Un courant d'électrons de la diode schottky polarisée généralement en inverse, principalement constitué de courant tunnel à travers la barrière.
- Un courant de fuite de surface des zones d'accès
- Un courant de trous provenant du canal

Le courant de trou est la composante qui nuit le plus au fonctionnement du transistor en terme de tension de claquage. Il se manifeste par l'apparition de bosses sur la caractéristique (ionisation par impact). En général, une structure de type composite permet de réduire le mécanisme d'ionisation par impact. Ici, le coefficient d'ionisation de la couche souscanal $\text{In}_{0,3}\text{Ga}_{0,7}\text{As}$ est plus faible que dans le surcanal $\text{In}_{0,4}\text{Ga}_{0,6}\text{As}$. Le transfert des électrons vers le souscanal permet de réduire le mécanisme. De plus une technique de double recess permet de jouer sur le mécanisme d'ionisation par impact. Il a été proposé par K.Y. Hur *et al* [101]. Pour chacune des plaques, le mécanisme d'ionisation apparaît pour $V_{ds} > 1$ V. On observe que le maximum de la bosse des plaques 23 et 38 est donné pour V_{gs} autour de -0,3 V alors que pour la 24 c'est autour de -0,7 V. La tension de pincement de ces plaques sera donc inférieure.

Enfin, on observe sur la plaque 23 une double bosse. Il avait été montré sur les HEMT que cette double bosse était due à deux phénomènes [108]. La bosse située vers des V_{gs} proche de 0 V est associée au mécanisme d'ionisation par choc classique, celle plus proche du pincement est le résultat d'un phénomène d'ionisation/génération au niveau de l'interface substrat/couche tampon. Lorsque le $|V_{gs}|$ croît, le champ électrique transversal croît également facilitant le déplacement des trous sous la grille.






Figure LXXIII : Caractéristique $I_g=f(V_{gs}, V_{ds})$ des composants issus des plaques 23, 24, 38 à la lumière

On observe que cette double bosse est faiblement atténuée dans l’obscurité, ce qui confirme que les mécanismes de piégeage/dépiégeage jouent un rôle à ce niveau.

D’un point de vue général, l’amélioration du process, la structure à double canal et double recess permet d’atteindre des courant de grille suffisamment faible pour qu’ils ne pénalisent plus le fonctionnement du transistor (tension de claquage).

Si on s’attache au profil du recess de grille, on peut noter que les deux « bosses d’ionisation » sont nettement moins marquées pour un double recess, même si on les devine encore sur le tracé correspondant à $V_{ds} = 2V$. On peut noter la forte réduction globale du courant de grille qui passe de $-110 \mu A$ (plaque 23) au maximum pour les composants simple recess à $-55 \mu A$ (plaque 24) et $-15 \mu A$ (plaque 38) pour ceux possédant un recess double. Une partie des trous qui auraient du être collectés par la grille ont été capturés par des pièges en surface. La seconde phase de recess a gravé la grille à une profondeur moindre. L’augmentation de la distance grille-canal peut expliquer l’origine de la diminution du courant de grille.

La Figure LXXIV présente les tensions de pincement relevées pour les trois structures. Elles sont situées à $0,7 V$ pour la plaque 38 et au-delà de $-1 V$ pour les autres plaques. Il apparaît que l’épaisseur de la couche barrière a été optimisée pour améliorer le facteur de forme et diminuer V_t . De plus, en comparant les plaques 23 et 38, on voit que le double recess joue bien son rôle en contribuant également à diminuer V_t .





Figure LXXIV : Détermination de la tension de pincement : caractéristique $I_d=f(V_{gs})$ pour les plaques 23, 24 et 38 dans l’obscurité

Le Tableau 17 présente les valeurs mesurées.


Tableau 17 : Tension de pincement mesurée pour les 3 plaques à canal composite

Plaque	L_g (nm)	Epaisseur barrière Schottky	V_t (V)
23	130	130 Å	-1
24	130		-1,2
38	123		-0,7


Pour vérifier la présence du mécanisme d'ionisation par impact, nous avons reporté sur la Figure LXXV la caractéristique $I_g/I_d=f(1/V_{ds})$. Les droites typiques du mécanisme sont très présentes sur les plaques 23 et 24 et bien moins significatives sur la plaque 38. Ceci conforte ce qui a été dit précédemment sur l'amélioration du process qui a permis d'obtenir un courant de grille beaucoup plus faible par réduction du mécanisme d'ionisation par impact.



(a) : plaque 23



(b) : plaque 24



(c) : plaque 38

Figure LXXV : Caractéristique $I_g/I_d \times 10^3 = f(1/V_{ds})$ des composants issus des plaques 23, 24, 38 à la lumière

2) Performances en tension

La Figure LXXVI présente les résultats des tensions de claquage « off-state » mesurées sur les structures à canal composite. La même méthode de mesure que celle expliquée précédemment a été utilisée. Les résultats de mesure sont regroupé dans le Tableau 18.


Tableau 18 : Valeurs des tensions de claquage « Off-state » des plaques 23,24 et 38 dans l’obscurité

Plaque	V_{Br-gd} (V)	V_{Br-ds} (V)
23	9,7	6,8
24	10,7	8,1
38	13,1	10,4


Les valeurs relevées pour les plaques 24 et 38 sont nettement plus élevées que celles des plaques génériques et de la plaque 23. L’amélioration de cette tension est le résultat de l’optimisation du process technologique.

Il est difficile d’expliquer le gain obtenu sur les tensions « Off-state ». Même si en mode pincé, le claquage est la combinaison des mécanismes d’ionisation dans le canal, et d’effet tunnel/émission thermoïonique à travers la grille, nous avons vu que dans les MHEMT, l’ionisation se produit à canal ouvert. En mode pincé les tensions de claquage ne devraient donc dépendre que de la géométrie du champ électrique entre grille et drain [109]. On peut cependant associer ce gain à la modification de l’épaisseur du canal, comme cela a été proposé par Meneghesso *et al* [110]. Ils ont observé une amélioration du V_{Br-ON} et V_{Br-gd} dans le cas d’une réduction de l’épaisseur du canal. Ils expliquent ceci par un accroissement de la quantification du puit de potentiel qui augmente le gap effectif, une augmentation du transfert des électrons du GaInAs vers l’InP (dans le cas du HEMT composite sur InP), et d’une possible réduction du champ électrique longitudinal.


La tension de claquage en mode pincé est améliorée, dans le cas du double recess. L’augmentation de la largeur du recess a étendu la zone de charge d’espace en sortie de grille et l’éloignement de la couche contact a diminué le champ électrique en cet endroit [111].



(a) : plaque 23




(b) : plaque 24




(c) : plaque 38


Figure LXXVI : Tensions de claquage « Off-state » des composants des plaques 23, 24 et 38



(a) : plaque 23



(b) : plaque 24



(c) : plaque 38

Figure LXXVII : Tensions de claquage « On-state » des composants des plaques 23, 24 et 38

La comparaison des courbes de claquage « On-state » de la structure de référence (Figure LXII) et de la structure à canal composite (Figure LXXVII), fait apparaître que ces dernières ont une allure hyperbolique nettement moins marquée. C’est la conséquence directe d’un mécanisme d’ionisation par impact moins important dans le sous-canal de la structure composite. Celui-ci étant réalisé en $\text{Ga}_{0,3}\text{In}_{0,7}\text{As}$, matériau qui possède un taux d’ionisation plus faible que le $\text{Ga}_{0,4}\text{In}_{0,6}\text{As}$.

Sur chacune de ces figures, les courbes de claquages ont été extrapolées jusqu’à atteindre un courant de drain correspondant à peu près à 25-30% du courant de drain maximum des composants ($I_{\text{dmax}} \sim 550 \text{ mA}$ pour les plaques 23 et 24 ; 400 mA pour la plaque 38).

La comparaison des valeurs des tensions de claquage entre les différentes plaques est donnée pour une condition de claquage $I_g=400 \mu\text{A}$ et deux valeurs de courant de drain. Le premier, correspondant à $I_d = 50 \text{ mA}$ ($V_{\text{Br_comp}}$) n’est pas un point significatif mais permet de comparer les plaques. Le second, mesuré à $I_d=30\%$ de I_{dmax} , sur les courbes extrapolées, correspond à la tension de claquage estimée en mode passant ($V_{\text{Br-ON}}$) (Tableau 19).

$$V_{\text{Br-ON}}$$

Tableau 19 : Valeurs des tensions de claquage « On-state » des plaques 23, 24 et 38 dans l’obscurité

Plaque	$V_{\text{Br_ON}}$ (V)	$V_{\text{Br_comp}}$ (V)
	($I_g = 400 \mu\text{A}$, $I_d = 30\% I_{\text{dmax}}$)	($I_g = 400 \mu\text{A}$, $I_d = 50 \text{ mA}$)
23	3,8	5,5
24	3,9	5,95
38	6,2	8,45

Les tensions de claquage estimées sont d’environ 4 V pour les composants des plaques 23 et 24 et 6,2 V pour les composants de la plaque 38.

L’amélioration de la tension de claquage $V_{\text{Br-ON}}$ qui passe de 3,8 V à 6 V confirme le rôle prépondérant de l’ionisation par impact dans les mécanismes de claquage en mode passant des MHEMTs. En effet on a vu auparavant que la plaque 38 présente un très faible courant de grille, et une forte tension de claquage « On-state ». Si on compare aux structures génériques ($V_{\text{Br-ON}}$ autour de 2,5 à 3 V), on voit que l’utilisation d’un canal composite permet d’accroître les tensions de claquages « On-state ».

De plus, comme l’ont montré Geiger *et al* [112] sur GaAs et Hur *et al* sur InP [113], la géométrie du recess et plus particulièrement son extension de part et d’autre du pied de grille, a un rôle important à jouer dans l’amélioration des tensions de claquages. Or les plaques 24 et 38 comportent une technologie à double recess. Elle met en oeuvre une première lithographie électronique monocouche permettant de réaliser un premier recess par gravure complète de la couche de contact dopée. La technologie se poursuit ensuite comme pour la structure générique simple recess, avec une photolithographie quadricouche réalignée côté source à l’intérieur du premier recess de grille. Le second recess est alors obtenu par gravure sélective de la couche de contact non dopée.

3) Conclusion

Nous avons montré dans ce paragraphe l’ensemble des améliorations en terme de performances que peuvent apporter des structures à base de canal composite en comparaison aux structures à canal simple. En résumé, nous garderons comme référence de résultats ceux des plaques 38 et 14 qui sont celles retenues dans le cadre du projet HEMERODE (Tableau 20):

Tableau 20 : Performances des transistors de la plaque générique 14 (structure A3) et de la plaque composite 38 (structure A7)

I_{dmax} (mA/mm)	L_g (nm)	$G_{mmax-int}$ (mS/mm)	$G_{dmin-int}$ (mS/mm)	V_t (V)	I_{gmax} (μ A/mm)	$I_g @ -0,5$ V (μ A/mm)	V_{Br_ON} (V) $I_g = 400 \mu A$ $I_d = 30\% I_{dmax}$	V_{Br-ds} (V)
390	110	895	34	-0,6	-75	-2,6	3,1	9
400	123	715	7	-0,7	-14,7	-8,65	6,2	10,4

Le challenge essentiel était d’augmenter les tensions de claquage en réduisant le mécanisme d’ionisation par impact, de réduire la conductance de sortie et une optimisation et homogénéisation de la tension de pincement. Les résultats obtenus sur la plaque 38 présentant un canal composite et un double recess montrent que les améliorations ont aboutit. En revanche, nous pouvons noter que ces améliorations ont été obtenues au détriment de la fréquence de coupure en courant extrinsèque qui passe de 167 GHz (structure A3) à 129 GHz (Structure A7). Ceci est directement lié à une tension de

pincement plus élevée pour la structure générique et au fait que la structure canal composite présente un taux d'indium plus faible que le canal simple.

Dans le cadre du projet HEMERODE, si on considère l'émetteur, l'objectif était de pouvoir piloter un modulateur à base de niobate de lithium (LiNbO_3). La forte tension de commande ($\sim 6\text{V}$) nécessaire rendait impossible l'utilisation des MHEMTs génériques pour la réalisation du circuit d'amplification. Même en utilisant une architecture de type Cascode (qui permet en fait de quasiment doubler la tension de sortie du circuit par rapport à un simple circuit distribué), la tension de sortie maximum restait trop faible. La structure à canal composite semble alors répondre aux besoins.

Enfin, nous avons relevé l'impact de la technologie de recess sur les performances des MHEMTs à canal composite. L'analyse des performances en tensions des composants ayant subi un double recess, a confirmé qu'une extension importante du recess de part et d'autre de la grille est bénéfique pour les tensions de claquage.

IV Etude des pièges : résultats de mesure de relaxation isotherme

Dans le chapitre II nous avons présenté la technique d'extraction des signatures des pièges présents dans les structures qui utilise la méthode expérimentale de relaxation isotherme.

Nous avons appliqué cette méthodes aux différentes plaques présentées auparavant. Les mesures ont été effectuées dans la gamme de température 173~373 K. Selon le procédé expérimental décrit auparavant, nous avons appliqué des impulsions en tension sur la grille, de 0V à V_t et sur le drain une tension de 1 V. Les mesures ont été effectuées dans l'obscurité, car nous nous sommes placé dans la configuration de la mise en boîtier des composants. Nous reportons ici les résultats les plus significatifs, à savoir les signatures de pièges relevés sur les plaques 72,

1) Signatures des pièges : diagramme d'Arrhénius

Nous reportons sur les figures suivantes les spectres les plus représentatifs de chaque signature des pièges sur les diagramme d'Arrhénius $\tau T^2 = f(1000/T)$.

La Figure LXXVIII présente les résultats de la plaque 72.




Figure LXXVIII : Signatures des pièges découlant d'un mécanisme d'émission obtenues par relaxation isotherme dans les transistors de la plaque 72




Figure LXXIX : Signatures des pièges découlant d'un mécanisme de capture obtenues par relaxation isotherme dans les transistors de la plaque 38




Figure LXXX : Signatures des pièges découlant d'un mécanisme de capture obtenues par relaxation isotherme dans les transistors de la plaque 36




Figure LXXXI : Signatures des pièges découlant d'un mécanisme de capture obtenues par relaxation isotherme dans les transistors de la plaque 14




Figure LXXXII : Signatures des pièges découlant d'un mécanisme de capture obtenues par relaxation isotherme dans les transistors de la plaque 24

L'analyse des Figure LXXIX à Figure LXXX montrent que les signatures que nous observons sur les structures MHEMT relèvent de l'InALAs, et de l'InGaAs.

Une revue plus complète des défauts rencontrés dans l'AlInAs et répertoriés dans la littérature peut être trouvée en références [114] et [115]. Cependant, il est plus difficile de trouver les défauts de l'InGaAs pour les pourcentages d'Indium utilisés dans les structures que nous avons étudiées.

2) Inventaire des pièges, commentaires

Pour plus de lisibilité, nous reportons dans le

Tableau 21 les signatures trouvées sur l'ensemble des plaques. Nous reportons également la fréquence de coupure de chaque piège, calculée à $T=300$ K ainsi que la zone de température dans laquelle a été relevée la signature.

Tableau 21 : Signature de tous les défauts de type émission caractérisés dans les structures N°1 à 5 (T : température de mesure ; E_a : énergie d'activation ; σ_n : section de capture ; N_t : concentration de pièges ; N_D : concentration de donneurs).

Plaque	Type de piège	E_a (eV)	σ_n (cm²)	T (K)	F_c (Hz)
72	émission	0,41	$2,2 \cdot 10^{-16}$	220 à 270	150
		0,37	$2,2 \cdot 10^{-16}$	190 à 270	500
		0,28	$1,1 \cdot 10^{-17}$	190 à 220	$1,9 \cdot 10^3$
		0,24	$6,3 \cdot 10^{-18}$	190 à 220	$7 \cdot 10^3$
38	capture	0,46	$1,47 \cdot 10^{-15}$	210 à 260	772
		0,39	$7,33 \cdot 10^{-15}$	180 à 210	$2,6 \cdot 10^3$
		1,30	$1,1 \cdot 10^{-15}$	150 à 200	$6 \cdot 10^5$
		0,29	$3,67 \cdot 10^{-18}$	210 à 260	90
36	capture	0,49	$1,47 \cdot 10^{-12}$	190 à 220	$1,16 \cdot 10^7$
24		0,13	$1,16 \cdot 10^{-22}$	300 à 360	$\times N_D$
14		0,18	$2,75 \cdot 10^{-18}$	250 à 295	$\times N_D$
		0,34	$1,4 \cdot 10^{-20}$	250 à 275	$\times N_D$

Nous reportons ci-dessous les signatures des défauts relevés dans la littérature pour l'AlInAs avec une croissance de type MBE.

En faisant l'analogie entre les deux tableaux, nous pouvons conclure que les défauts des structures mesurées sont situés dans le buffer et dans la couche barrière de la structure.

De plus, un certain nombre de signatures, dont l'énergie d'activation est située de 0,23 à 0,28 eV n'est pas répertorié dans le Tableau 22. On peut supposer que ces pièges sont situés aux interfaces canal/buffer et canal/barrière.

Tableau 22 : Caractéristiques des défauts profonds, observés dans les couches AlInAs accordées sur InP, répertoriés dans la littérature (T_g : température de croissance ; E_a : énergie d'activation ; σ_n : section de capture ; N_t : concentration de pièges).

Famille	Nom	Auteur (année)	E_a (eV)	σ_n (cm ²)	N_t (cm ⁻³)	Epitaxie	T_g (°C)
E3	EA4	Hong (87) [114]	0,71±0,7	0,9 – 1,1×10 ⁻¹³	4×10 ¹⁵	MBE	480 - 520
	EA3	Hong (87) [114]	0,6±0,06	3 – 5×10 ⁻¹²	2×10 ¹⁵	MBE	480 - 520
		Nakashima (87) [115]	0,54	5×10 ⁻¹⁴		MBE	490
	E3	Hallali (88) [116]	0,61	1,1×10 ⁻¹³	2,2×10 ¹⁵	MBE	
		Faye (90) [117]	0,54	5,6×10 ⁻¹⁵	2×10 ¹⁵	MBE	
		Higuchi (91) [118]	0,64	3,8×10 ⁻¹³	5,9×10 ¹⁴	MBE	560
	TDE1	Hoelow (92) [119]	0,55	1,1×10 ⁻¹³	5×10 ¹⁵	MBE	500
E2	EA2	Hong (87)[114]	0,56±0,1	6 – 12×10 ⁻¹¹	1,6×10 ¹⁵	MBE	480 - 520
	E2	Faye (90) [117]	0,39	1,9×10 ⁻¹³	1,8×10 ¹⁵	MBE	
	TDE2	Hoelow (92) [119]	0,32	3,4×10 ⁻¹⁵	4,5×10 ¹⁴	MBE	500
E1	D4	Luo (93) [120]	0,11	6×10 ⁻¹³	1 - 2×10 ¹⁶	MBE	565
	D5	Luo (93) [120]	0,15	3×10 ⁻¹³	1 - 2×10 ¹⁶	MBE	500
		Béarzi (96) [121][122]	0,16	7×10 ⁻¹⁵		MBE	300 – 400

Conclusion

Ce chapitre a fait l'inventaire de l'ensemble des mesures expérimentales effectuées sur l'ensemble des plaques MHEMT confiées dans le cadre du projet RNRT HEMERODE.

Nous avons caractérisé statiquement l'ensemble des plaques, qui regroupait 4 plaques de structure à simple canal et 3 plaques à structure à canal composite.

Les résultats obtenus ont montré dans un premier temps que la structure dite générique (simple canal) a reçu des améliorations technologiques permettant d'aboutir à la plaque 14 qui répondait au mieux aux besoins du projet.

En effet, elle présente un courant de drain correct, une transconductance satisfaisante. En revanche, les tensions de claquage mesurées sont insuffisantes pour commander le modulateur à l'émission d'une liaison optique haut débit.

La conductance de sortie est trop élevée, mais la fréquence de coupure tout à fait satisfaisante. Dans l'optique d'améliorer les points faibles relevés sur cette structure, des structures à canal composite ont été fournies et caractérisées. L'ensemble des paramètres mesurés et extraits sont apparus conformes aux besoins du projet.

Nous avons apporté une méthode de mesure du courant dû à l'effet de kink. Nous avons montré la contribution de chaque mécanisme décrit au chapitre 2 sur les mesures expérimentales relevées.

Enfin, nous avons relevé les signatures des pièges mesurées par la méthode de relaxation isotherme, nous avons montré qu'ils relevaient des couches AlInAs barrière et buffer.

Références

- [85] **M. Zaknourne** « Etude de la technologie et des potentialités pour l'amplification de puissance hyperfréquence des transistors à effet de champ des filières phosphure AlGaInP/GaInAs et métamorphique AlInAs/GaInAs GaAs », Thèse de doctorat, Université de Lille, 1999.
- [86] **T.Enoki, K.Arai, A.Kohzen, Y. Ishii** "InGaAs/InP double channel HEMT on InP", , IEEE Proceedings of the 4th International Conference on Indium Phosphide and related Materials, p371, 1992.
- [87] **M.Wojtowicz, R.Lai, D.C. Streit, G.I. ng, T. R. Block, K. L. Tan, P. H. Liu, A. K. Freudenthal, R.M. Dia**, "0,10 μm graded InGaAs channel InP HEMT with 305 Ghz f_t and 340 Ghz f_{max} " IEEE Electron Device Letters, Vol. 15, no. 11, p477, 1994.
- [88] **Chertouk, M.; Heiss, H.; Xu, D.; Kraus, S.; Klein, W.; Bohm, G.; Trankle, G.; Weimann, G.**, "Metamorphic InAlAs/InGaAs HEMTs on GaAs substrates with a novel composite channels design"; Electron Device Letters, IEEE Volume 17, Issue 6, June 1996 pp. 273 - 275 Digital Object Identifier 10.1109/55.496455.
- [89] **Lu, C.Y.; Chen, K.S.; Lee, H.M.; Chang, E.Y.; Chen, S.H.; Lin, Y.C.; Chen, G.J.** "A low noise composite-channel metamorphic HEMT for wireless communication application", The IEEE International Symposium on Electron Devices for Microwave and Optoelectronic Applications, 2003. EDMO 2003. 17-18 Nov. 2003, pp. 87 - 92, Digital Object Identifier 10.1109/EDMO.2003.1259990.
- [90] **C Ladner-Marcoux**, "Etude du HEMT a canal Composite Ga InAs/InP pour la modulation optique haut débit", Thèse de l'université d'Orsay, 1999, N°ordre 5741.

- [91] **Mark H. Somerville, alexander Ernst, and Jesús A. del Alamo**, « A physical Model for the Kink Effect in InAlAs/InGaAs HEMT's ».IEEE Trans. Elec. Device, vol.45, n0.5 may 2000.
- [92] **M.H Somerville, And J.A. del Alamo**, “Direct correlation between impact ionization and the kink effect in InAlAs/InGaAs HEMTs”, IEEE Electron device Lett, vol.17, pp 473-475, 1996
- [93] **Bahl, S.R. and J. A. del Alamo**, "Breakdown Voltage Enhancement from Channel Quantization in InAlAs/n-InGaAs Heterostructure Field-Effect Transistors", IEEE Electron Device Letters 13, 123, February 1992.
- [94] **M. H. Somerville, R. Blanchard, J. A. Del Alamo, G. Duh, P.C. Chao** “A new gate current extraction technique for measurement of On State voltage in HEMT's”, IEEE Electron Device Letters, Vol. 19, N°11, November 1998.
- [95] **J. Dickman, S. Schildberg, A. Geyer, B. E. Maile, A. Schurr, S. Heuthe, P.Narozny**, “Breakdown Mechanisms in the On-State Operation of InAlAs/In_xGa_{1-x}As Pseudomorphic HEMTs”, Proceedings of the International conference on Indium Phosphide and related Materials, p.335, 1994.
- [96] **Mustafa Boudrissa**, “Transistor a effet de champ de la filière AlInAs/GaInAs sur substrat GaAs et InP pour Amplification de puissance en onde millimétrique : Etude et réalisation”, Thèse de l'université de Lille, 2001
- [97] **M. Kao, E.A Beam III, T. Yunn, C. F. Campbell**, “Metamorphic Hemt technologie for millimeter wave and 40 Gits/s fiber optics applications”
- [98] **L.D Nguyen, A. S. Brown, M. A. Thompson** "50 nmself-aligned gate pseudomorphoc AlInAs/GaIn/As high Electron mobility" . IEEE Transactions on Electron devices, Vol 39 p 2007, 1992
- [99] **P.M.Smith, S.M.J. Liu, M. Y. Kao, P.Ho, S. C. Wang, K. H.G. Duh, S.T.Fu, P.C.Chao**, “W-band high efficiency InP-Based power HEMT with 600 Ghz f_{max}”. IEEE Microwave and guided wave Letters, vol. 5, no.7, p230, 1995
- [100] **D.Xu, T.Suemitsu, J.Osaka, Y. Umeda, Y. Yamane, Y. Ishii, T.Ishii, T.Tamamura**, “An 0,03 μm gate lengh enhancement mode InAlAs/InGaAs/InP MODFET with 300 Ghz ft and 2 S/mm eztrinsic transconductance”, IEEE Eletron Device Letters, vol. 20, no5, 1999.

- [101] **K.Y.Hur, R.A. Mc Taggart, B. W.Leb Blanc, W.E.Hoke, P.J.Lemonias, A.B. Miller, T.E. Kazior, L.M. Aucoin**, “Double recessed AlInAs/GaInAs/InP HEMTs with high breakdown Voltages”, Proceedings of the GaAs Ic Symposium, P.101, 1995
- [102] **J.B. Shealy, M. Matloubian T. Liu, R. Virk, J. Pysl, C. Ngo**, “K-Band High power/efficiency/breakdown GaInAs/InP composite channel HEMT’s.”, IEEE Microwave and Guided Waves Letters, vol.7, no. 9, p.1051, 1997.
- [103] **M.Matloubian, L. M. Jelloina, M. Lui, L.E. Larson, L.D. Nguyen, M.V. Le**, “GaInAs/InP composite Channel HEMT’S”, IEEE Transactions on Electron Devices, vol. 40 , no. 11, 1993.
- [104] **M.Matloubian, L. M. Jelloina, M. Lui, T. Lui, M. A. Thompson**, “Ultra-Hight breakdown high performance AlInAs/GaInAs/Inp power HEMTs”, IEEE International Electron Device Meeting Technical Digest, p.915, 1993.
- [105] **L. M. Jelloian, M.Matloubian, T.liu, M.Lui, M. A. Thompson**, “InP-Based HEMT’s with $Al_{0.48}In_{0.52}As_xP_{1-x}$ Schottky layers”, IEEE Electron Devices, vol. 15, no. 15, p172, 1994.
- [106] **L.Aina and M. Burgess et al**, « 0.33 μ m gate length mm-wava InP channel HEMT’s whith high ft and fmax » IEEE electron Device Letter, vol.12, pp 483-485 sept. 1991.
- [107] **M. H. Somerville, R. Blanchard, J. A. Del Alamo, G. Duh, P.C. Chao**, “On state breakdown in power HEMT’s : measurement and modeling”, IEEE Transactions On Electron Devices, Vol. 46, N°6, Avril 1999.
- [108] **H.Maher**, “Transistor à efeit de champ sur substart InP à canaux composites : structure, technologie et caractérisation” Thèse de l’université d’Orsay. 1999
- [109] **M. H. Somerville, J. A. Del Alamo**, “A Model for tunnelling-Limited Breakdown in High-Power HEMTs”, International Electron Devices Meeting, p35, 1996.
- [110] **G.Meneghesso, A. Neviani, R. Oesterholt, M. Matloubina, T. Liu, J. J. Brown, C. Canali, E. Zanomi**, “On-state breakdown in GaInAs/InP composite-channel HEMT’s with variable GaInAs channel thickness”, IEEE Transactions on Electron Devices, vol. 42, no. 1, p. 2, 1999.

- [111] **D. G. Ballegeer, I. Adesida, C. Canneau, R. Bhat**, “Physics and behaviour of asymmetrically recessed InP-based MODFET’s fabricated with an electron beam resist process” proceedings of the International Conference on Indium Phosphide and related materials, p331, 1992.
- [112] **D. Geiger, J. Dickmann, C. Wolk, E. Kohn**, “Recess dependent breakdown behavior of GaAs-HFET’s”, IEEE Electron Device Letters, vol. 16, no. 1 p 31, 1995.
- [113] **K. Y. Hur, R. A. McTaggart, W. B. Leblanc, W. E. Hoke, P. J. L. Memonias, A. B. Miller, T. E. Kazior, L. M. Aucoin**, “double recessed AlInAs/GaInAs/InP HEMTs with high breakdown voltages”, proceedings of the GaAs IC symposium, p101, 1995
- [114] **W. P. Hong, S. Dhar, P. K. Bhattacharya and A. Chin**, "*Deep levels and the possible D-X like center in molecular beam epitaxial $In_xAl_{1-x}As$.*", J. Elec. Mat., vol. 16, p. 271, 1987.
- [115] **K. Nakashima, S. Nojima, Y. Kawamura and H. Asahi**, "*Deep electron trapping centers in Si-doped AlInAs grown beam epitaxy.*", Phys. Stat. Sol. (a), vol. 103, pp. 511-513, 1987.
- [116] **P. E. Hallali**, "Diffusion de zinc dans les matériaux AlGaInAs : application au transistor bipolaire à hétérojonction.", Thèse de Doctorat de l’Université de Paris VII, 1988.
- [117] **S. Faye**, "Transistors à effet de champ AlInAs/GaInAs : étude de la commande de grille et des contacts ohmiques.", Thèse de Doctorat de l’Université de Paris VII, 1990.
- [118] **M. Higuchi, T. Ishikawa, K. Imanishi and K. Kondo**, "*Doping characteristics of Si into molecular beam epitaxially grown InAlAs layers.*", J. Vac. Sci. Tech., B 9, pp. 2801-2806, 1991.
- [119] **H. Hoenow, H. G. Bach, J. Böttcher, F. Gueissaz, H. Künkel, F. Scheffer and C. Schramm**, "*Deep level analysis of Si doped MBE grown AlInAs layers.*", Proc. IEEE Int. Conf. on Indium Phosphide and Related Materials, IEEE Catalog #92CH3104-7, pp.136-139, 1992.
- [120] **J. K. Luo, H. Thomas S. A. Clark and R.H. Williams**, "The effect of growth temperature on the electrical properties of AlInAs/InP grown by molecular beam

epitaxy and metal-organic chemical vapor deposition.", J. Appl. Phys., Vol. 74, N° 11, p. 6733, 1993.

- [121] **K. Rezzoug**, "Caractérisation électrique du quaternaire $(\text{Ga}_{0,47}\text{In}_{0,53}\text{As})_{1-x}(\text{Al}_{0,48}\text{In}_{0,52}\text{As})_x$ ($x=30\%$) et application au transistor HFET pour la photodétection à 1,3-1,55 μm .", Thèse de Doctorat de l'INSA de Lyon, 1998.
- [122] **E. Béarzi**, "Caractérisation électro-optique de couches AlInAs épitaxiées sur InP.", Thèse de Doctorat de l'INSA de Lyon, 1996.

CHAPITRE IV

Modélisation et Simulation

I	Modélisation des défauts de commutation retardée de grille (gate-lag) et de drain (drain-lag)	203
1)	Mesures	203
	A. Mesures de gate-lag	203
	B. Mesures de drain-lag	209
	C. Extraction des signatures des pièges	211
2)	Modélisation	213
	A. Modèle de gate-lag	213
	B. Modèle de drain-lag	217
3)	Conclusion	221
II	Modélisation du phénomène de kink et de la cloche d'ionisation du courant de grille	221
1)	Nécessité d'un modèle	221
2)	Modèles	222
	A. Modèle de kink	222
	B. Modèle d'excès de courant de grille	227
3)	Conclusion	231
III	Modélisation des mécanisme de claquage	231
1)	Modèle	231
2)	Discussion	233
	Conclusion	235
	Références	236

Introduction

Au chapitre II nous avons présenté les effets parasites dans les MHEMT, ainsi que les moyens mis en œuvre pour les étudier.

Au chapitre III, nous avons mesuré et comparé plusieurs structures MHEMT différentes et mis en évidence le rôle du canal composite et de la géométrie de grille (profondeur du recess, type de recess..), sur les performances des composants.

Dans ce chapitre, nous nous sommes intéressés à la modélisation des effets parasites pour la simulation et la conception des circuits.

La plupart des modèles de composants, petits signaux et grands signaux, fournis aux concepteurs de circuits analogiques n'intègre pas les effets parasites, ou les phénomènes issus de l'ionisation par impact (kink, cloche sur le courant de grille), ni en général, les limitations en tension des composants.

Il a cependant été montré dans le cas d'un driver de modulateur optique [1,2], que la commutation retardée de grille (gate-lag) peut avoir d'importantes conséquences, à 40 Gbit/s, sur l'ouverture du diagramme de l'œil et sur le Taux d'Erreur Binaire (TEB).

De même, la prise en compte du claquage des composants dans la simulation des MHEMT est d'autant plus importante que cela demeure l'une des principales limitations de ces composants.

Nous présentons donc dans ce chapitre plusieurs modèles, répartis en trois familles.

Le premier regroupe les effets parasites, « dynamiques » des MHEMT. Des mesures de drain-lag, de gate-lag et de relaxation isotherme seront présentées et serviront de base pour le développement des modèles.

La deuxième famille regroupe les modèles liés aux défauts « statiques » des composants. A partir des mesures effectuées au chapitre III et de la méthode mise au point pour estimer le taux de kink, nous proposerons un modèle permettant de reporter l'effet de

kink sur la caractéristique en courant du transistor, tout en intégrant le mécanisme d'ionisation par impact et la dépendance en V_{gs} . Un deuxième modèle permettant de restituer l'allure « en cloche » du courant de grille, sera également proposé.

Enfin, dans une troisième partie nous proposerons un modèle qui rend compte des tensions de claquages dans les simulations.

I Modélisation des défauts de commutation retardée de grille (gate-lag) et de drain (drain-lag)

1) Mesures

Nous présentons dans ce paragraphe, l'ensemble des mesures qui nous ont permis de réaliser les modèles de drain-lag et gate-lag. Les méthodes de mesure utilisées sont celles qui ont été présentées au chapitre II.

A. Mesures de gate-lag

Différentes structures inter-digitées (Nombre de doigt de grille \times largeur) ont été mesurées : 2×50 , 4×25 , 4×50 , 6×15 , 6×25 .

La Figure LXXXIII présente les caractéristiques statiques typiques mesurées sur les composants de la plaque 72 de structure générique. Comme cela déjà été décrit au chapitre précédent, on visualise sur la caractéristique courant de drain en fonction de la tension drain-source, **un effet de kink**.






Figure LXXXIII : Mesure statique $I_d=f(V_{ds},V_{gs})$ de la plaque 72

Ce phénomène de kink met en évidence la nécessité d'étudier le transistor selon trois zones : pré-kink, dans le kink et post-kink


Pour étudier plus précisément le gate-lag, nous avons effectué les mesures expérimentales dans les trois zones précédemment citées (Figure II, III et IV).




$V_{ds} = 0,4 \text{ V}$



$V_{ds} = 0,5 \text{ V}$



$V_{ds} = 0,2 \text{ V}$



$V_{ds} = 0,3 \text{ V}$

Figure LXXXIV : Résultats de mesure de gate-lag dans la zone pré-kink




Figure LXXXVI : Résultats de mesure de gate-lag dans la zone de kink




Figure LXXXV : Résultats de mesure de gate-lag dans la zone post-kink

Les Figures II, III et IV précédentes montrent un phénomène intéressant : en zone pré-kink et en zone post-kink : les mesures du courant de drain I_d font apparaître des pics de courant positifs et négatifs, respectivement sur les fronts montants et descendants ; alors que dans la zone de kink on observe un phénomène de gate-lag plus classique.

Interprétation physique :

On peut tout d'abord s'interroger sur l'allure des transitoires en zone pré-kink (Figure LXXXIV). Le transistor fonctionne en régime ohmique ne laissant pas apparaître les phénomènes de piégeages/dépiégeages dans la structure car le champ électrique est faible.

Dans la zone de kink (Figure LXXXVI) on relève une réponse en courant de drain présentant l'allure typique du gate-lag, comme il a été présenté au chapitre II. La zone active du transistor s'ouvre brutalement lors de l'impulsion sur la grille, mais les zones d'accès, présentant des pièges lents, ne répondent pas aussi rapidement : le courant n'atteint sa valeur de saturation I_{dss} qu'après un certain temps. Il faut remarquer que le champ dans la couche active reste faible compte tenu de la tension V_{ds} appliquée. Il apparaît en zone post-kink que la caractéristique s'inverse (Figure LXXXV). Le courant de drain présente des overshoots. Pour de telles valeurs de V_{ds} ($>1V$), il apparaît un phénomène d'ionisation par impact. La Figure LXXXVII illustre parfaitement ce phénomène, par sa courbe typique « en cloche » de la caractéristique mesurée $I_g=f(V_{gs})$ pour des tensions $V_{ds}>1V$.




Figure LXXXVII : Caractéristique $I_g=f(V_{gs},V_{ds})$, illustration du phénomène d'ionisation par impact

Les électrons supplémentaires (créés par le mécanisme d'ionisation par impact) participent au courant de drain, en supplantant le phénomène lié aux zones d'accès.

L'ouverture complète de la zone active ($V_{gs}=0V$) expose les pièges situés à l'interface canal/buffer qui capturent les électrons, entraînant une décroissance exponentielle du courant.

Sur le front descendant de l'impulsion de grille ($V_{gs}=0 \rightarrow V_{gs} = -0,8V$), le courant de drain diminue et les pièges profonds libèrent les électrons (ce qui entraîne l'augmentation exponentielle du courant).

La Figure LXXXVIII montre de façon plus détaillée une mesure de gate-lag en zone de kink.




Figure LXXXVIII : Exemple de mesure de gate-lag : $V_{ds}=0,9V$; $V_{gs} = -0,8$ à $0V$; durée de l'impulsion 1ms
référence pour la modélisation

B. Mesures de drain-lag

Nous avons mesuré le drain-lag dans plusieurs zones du transistor (ohmique et saturée). Les mesures ont été effectuées avant la zone pré-kink ($V_{dsmin} = 0,1$ V et $V_{dsmax} = 0,25$ V), dans la zone de kink ($V_{dsmin} = 0,25$ V et $V_{dsmax} = 0,7V$) et dans la zone de saturation post-kink ($V_{dsmin} = 1$ V et $V_{dsmax} = 2V$).

Deux tensions de polarisation de grille ont été choisies : $V_{gs} = 0$ V (canal ouvert) et $V_{gs} = -0,5$ V (canal proche du pincement). Les impulsions ont une durée de 1 ms. Les résultats présentés ci-dessous (Figure LXXXIX) montrent que le comportement de la réponse impulsionnelle du courant de drain varie en fonction de la zone de fonctionnement.

C







		Tension de grille	
		$V_{gs} = 0 \text{ V}$	$V_{gs} = -0,5 \text{ V}$
configuration	<u>Pré-kink</u>	CAS N°1  $\Delta I_{d_{pulse}} = 20,85 \text{ mA}$ $\Delta I_{d_{sat}} = 19,65 \text{ mA}$ $\tau_{DL} = 6 \%$	CAS N°4  $\Delta I_{d_{pulse}} = 1,209 \text{ mA}$ $\Delta I_{d_{sat}} = 0,99 \text{ mA}$ $\tau_{DL} = 22 \%$
	<u>Dans le kink</u>	CAS N°2  $\Delta I_{d_{pulse}} = 37,59 \text{ mA}$ $\Delta I_{d_{sat}} = 34,7 \text{ mA}$ $\tau_{DL} = 8 \%$	CAS N°5  $\Delta I_{d_{pulse}} = 2,518 \text{ mA}$ $\Delta I_{d_{sat}} = 1,97 \text{ mA}$ $\tau_{DL} = 28 \%$
	<u>Post-kink</u>	CAS N°3  $\Delta I_{d_{pulse}} = 10,73 \text{ mA}$ $\Delta I_{d_{sat}} = 6,74 \text{ mA}$ $\tau_{DL} = 59 \%$	CAS N°6  $\Delta I_{d_{pulse}} = 10,23 \text{ mA}$ $\Delta I_{d_{sat}} = 9,94 \text{ mA}$ $\tau_{DL} = 3 \%$

Figure LXXXIX : Résultats de mesures de drain-lag

Au regard des résultats de mesures présentés ci-dessus, plusieurs commentaires peuvent être faits :

- Les cas N°1 et N°2 ne peuvent être réellement significatifs d'une mesure de drain-lag car le transistor fonctionne en régime ohmique.
- Les autres cas, compte tenu de la caractéristique $I_d = f(V_{ds})$ présentée, sont valides, le transistor est bien en fonctionnement saturé.

Les cas 3, 4 et 5 présentent des taux de drain-lag non négligeables, significatifs de présence de pièges profonds dans la structure. Le taux est d'autant plus important que le canal est ouvert, on peut donc supposer que ces pièges sont situés aux interfaces supérieure et inférieure de la couche active.

On peut voir ci dessous (Figure XC) le cas N°3 du tableau qui servira de référence pour le développement du modèle.




Figure XC : Mesure de drain-lag utilisée comme référence de modélisation

C. Extraction des signatures des pièges

Pour tenter de mieux cerner les pièges de la structure plusieurs mesures de relaxation isotherme ont été effectuées de -80°C à $+80^{\circ}\text{C}$ en zone de kink et en zone post kink.




Figure XCI: Mesures de relaxation isotherme (V_{gs} de $-0,8$ V à 0 V)

Les mesures de relaxation isotherme en zone de kink ne révèlent pas la présence de pièges profonds. Le champ électrique est faible et le transistor n'est pas en configuration de saturation.

Les transitoires mesurés à basse température et en zone post-kink sont représentatifs d'une émission d'électrons (Figure XCI). Le diagramme d'Arrhénius (Figure XCII) relatif aux mesures effectuées sur la plage de température -80°C à $+80^\circ\text{C}$ révèle la présence de pièges dont les signatures sont typiques de l'AlInAs. Ces pièges peuvent être situés à l'interface couche active/couche tampon ou à l'interface couche active/barrière.




Figure XCII : Diagramme d'Arrhénius : signature des pièges extraites des mesures

2) Modélisation

A. Modèle de gate-lag

En raison des phénomènes constatés lors des mesures, deux modèles ont été réalisés en éléments localisés.

Le premier a été développé pour reproduire l'allure des transitoires observés pour $0,8V < V_{ds} < 1,1V$. Ce modèle s'appuie sur un réseau RC d'ordre 2 (Figure XCIII) :




Figure XCIII : Modèle du gate-lag dans la zone de kink

Ce modèle présente deux constantes de temps (R_1C_1 et R_1C_2) qui permettent d'ajuster la réponse du transistor aux mesures effectuées.

Les couples R_1C_1 et R_1C_2 représentent physiquement les pièges exposés lors de l'ouverture du canal.

R_1 doit être choisie très petite par rapport à l'impédance d'entrée du transistor, (qui est de l'ordre du $M\Omega$), pour que l'adaptation du circuit connecté en aval du modèle de gate-lag ne soit pas perturbé.

Le second modèle a été développé pour reproduire l'allure des transitoires observés pour $V_{ds} > 1,1V$. Ce modèle (zone post-kink) s'appuie sur un circuit dérivateur – additionneur (Figure XCIV) :




Figure XCIV : Modèle du gate-lag dans la zone post kink

R_2 doit être grand par rapport à l'impédance d'entrée du transistor et par rapport à R_1 pour ne pas perturber l'adaptation du circuit monté en aval. R_2 est fixé à $1G\Omega$.

C_1 fixe l'amplitude des « dépassements » de courant alors que R_1 permet d'ajuster la constante de temps R_1C_1 qui fixe l'amortissement temporel du dépassement de courant

Les résultats de simulations des modèles présentés précédemment sont présentés sur Figure XCV :




Figure XCV : Résultats des simulations du modèle de gate-lag

Nous avons comparé point à point les mesures et la simulation pour optimiser le modèle. Les résultats présentés concordent donc avec la mesure.

B. Modèle de drain-lag

Le schéma que nous avons utilisé pour modéliser les effets à électrons s'appuie sur un modèle proposé par M. Rocchi [125] pour représenter l'effet drain-lag. L'idée de base de ce schéma (Figure XCVI) repose sur l'ajout d'un transistor parasite que l'on place en parallèle avec le transistor principal et idéal.

Les deux transistors partagent source et drain, mais la grille du transistor parasite n'est pas directement commandée. Physiquement, cette grille peut représenter des charges de pièges se trouvant dans le buffer (sous le canal) ou bien dans la couche barrière. Ces charges parasites élargissent ou étrangent le canal selon leur signe, déformant ainsi les caractéristiques $I(V)$ d'un FET idéal.

On notera toutefois quelques différences entre le schéma ci-dessous et celui proposé par Rocchi. En particulier, deux résistances ont été rajoutées entre la grille et le drain (R_{drain}) et entre la grille et la source (R_{pont}) pour correspondre parfaitement aux mesures. R_{drain} doit être choisie très élevée, en raison du très faible nombre d'électrons capables de remonter le champ électrique intense régnant entre grille et drain, et d'y être évacués. En revanche, l'évacuation vers la source étant plus probable, la valeur de cette résistance R_{pont} doit être choisie nettement plus faible.




Figure XCVI Schéma utilisé pour modéliser le phénomène de drain-lag

Choix de R_{drain} :

Nous avons justifié précédemment le fait que la résistance R_{drain} devait prendre des valeurs relativement élevées, compte tenu de sa signification physique. Nous avons retenu la valeur de 100 M Ω .

Choix des paramètres du réseau RC :

Le choix des valeurs à attribuer à $R_{\text{pièges}}$ et $C_{\text{pièges}}$ dépend de deux critères:

- La fréquence de coupure du circuit RC désiré représentatif des pièges et la décroissance du courant de drain.
- L'amplitude de l'excursion que l'on souhaite modéliser (qui dépend fortement de $R_{\text{pièges}}$).

Dans notre cas, en tenant compte des données extraites des mesures sur les transistors MHEMT et compte tenu d'un taux de drain-lag pouvant atteindre 50%, les valeurs suivantes ont été retenues:

$$R_{\text{pièges}} = 1.8 \text{ Ohm}$$

$$C_{\text{pièges}} = 40 \text{ pF}$$

Choix des paramètres du transistor T_{parasite} :

Les choix des paramètres du transistor T_{parasite} sont importants car ce sont eux qui déterminent l'amplitude maximale de l'excursion de courant.

L'équation approchée du courant fourni par le transistor T_{parasite} (I_{d2}) est :

$$I_{d2} = \beta_2 \times V_{t02}^2 \quad \text{EQ IV - 1}$$

Or une estimation du courant de drain de deux transistors donne :

$$I_{d1} \text{ (courant du transistor principal)} = 5 \times I_{d2} \text{ (en pic)}$$

Nous avons alors cherché avec les outils d'optimisation de HPADS le meilleur couple de valeur (β_2, V_{t02}).

Les résultats de ces optimisations sont : $V_{t02} = -1\text{V}$ et $\beta_2 = 11.5 \times 10^{-2} \text{ S.V}^{-1}$

Résultats de simulation

Le modèle optimisé est implanté avec le modèle MHEMT de la librairie fournie par OMMIC sous HPADS.

Lorsque on applique une tension, on obtient la réponse présentée Figure XV :




Figure XCVII : Simulation de drain-lag $V_{gs} = 0 V$, $V_{ds} = 1 \text{ à } 2 V$, $1ms$, 10%

Valeur Crête à crête = 8.2 mA

Amplitude = 5.2 mA

On peut observer ci-dessus que l'allure des transitoires correspond bien à ceux mesurés sur le transistor réel. Le calcul du taux de drain-lag obtenu en simulation est de 57.6% ce qui est assez proche des 59% calculés à partir de la mesure réelle.

On peut cependant noter que la mesure expérimentale de la Figure XC montre une amplitude un petit peu plus forte que celle obtenue en simulation. Après analyse, il est apparu que cette approximation est due à la différence que l'on observe sur les caractéristiques $I_d = f(V_{gs}, V_{ds})$ statiques mesurées et simulées avec le modèle du transistor fourni par le fondeur.

Pour analyser l'impact du drain-lag sur la réponse en fréquence du transistor, nous avons reporté sur la Figure XCVIII le paramètre S_{21} du transistor seul puis en intégrant le modèle de drain-lag développé.




Figure XCVIII : Comparaison du S_{21} avec et sans modèle de drain-lag

Il apparaît que l'influence du drain-lag apparaît surtout dans les basses fréquences. Ce résultat est tout à fait logique car plus le transistor va commuter rapidement moins le pic d'overshoot aura le temps d'apparaître. En fait le niveau de courant de drain sera maintenu au sommet de l'overshoot.

3) Conclusion

La comparaison des mesures et des résultats de simulations, notamment en terme de taux de gate-lag et de drain-lag a permis de valider les différents modèles développés dans le cadre de ce travail de thèse.

Chaque modèle est utilisable sous forme d'une « boîte noire » dans le logiciel HPADS. Cependant l'utilisation de modèles différents selon la tension de polarisation V_{ds} , ayant été jugé peu pratique, ces modèles ont été réunis au sein d'un seul et même bloc programmé en langage C++, ce qui rend transparent pour l'utilisateur le choix du modèle adéquat.

II Modélisation du phénomène de kink et de la cloche d'ionisation du courant de grille

1) Nécessité d'un modèle

L'ionisation par impact, le phénomène de kink, ou la cloche décrite par le courant de grille, jouent des rôles importants sur les performances d'un circuit d'amplification de type cascode ou transimpédance (TIA) (gain, bruit). Si ces paramètres ne sont pas pris en compte par les concepteurs du circuit, les performances obtenues après réalisation peuvent être très dégradées par rapport aux résultats de simulations.

En effet, il est fréquent que les fondeurs fournissent des modèles petits et grands signaux avec les composants, qui n'incluent pas toujours, les phénomènes de kink, ou d'excès de courant de grille.

La Figure XCIX montre les mesures effectuées sur les MHEMTs (courbes vertes) et les résultats d'une simulation de ces composants sans modélisation de l'ionisation par impact (courbes bleues).




Figure XCIX : Caractéristique mesurées (vert) et simulées(bleu) $I_g = f(V_{gs}, V_{ds})$ de MHEMT

2) Modèles

A. Modèle de kink

Des mesures ont été effectuées dans différentes conditions. La Figure C montre les résultats relevés lorsque les transistors sont exposés à une source lumineuse et lorsqu'ils sont plongés dans l'obscurité. Ces mesures ont été réalisées sur les composants utilisant la structure MHEMT de référence, issus de la plaque 36. Bien que toutes ces mesures aient été entièrement étudiées au chapitre III, nous rappelons juste ici que l'on peut observer un phénomène de kink qui commence à une tension V_{ds} de l'ordre 0.5V. La disparition du kink lorsque les composants sont éclairés témoigne d'une relation entre l'effet de kink et les pièges dans la structure.




Figure C : Characteristic $I_d = f(V_{ds}, V_{gs})$ de MHEMT

Il a été montré [126] que le courant d'électron directement issu de l'ionisation par impact représentait une faible proportion de l'augmentation totale du courant I_d . Une explication a été alors proposée [127] pour justifier cette augmentation de courant en sortie. Les trous issus de la génération de paire électrons trous remontent vers la grille. En se déplaçant, une partie d'entre eux va se recombiner, mais les autres vont s'accumuler sous la grille et modifier alors son potentiel. Cela a pour conséquence d'ouvrir un peu plus le canal et donc d'augmenter le niveau de courant sur le drain.

Un modèle est présenté Figure CI .




Figure CI : Modèle de kink initial

V_{kink} représente l'ouverture du canal. Bien que l'expression de I_{kink} (EQ IV-2) semble similaire à celle du courant issu de l'ionisation par impact (que l'on peut trouver dans la littérature), le fait que ce courant « pilote » la source de tension sous la grille, a conduit à donner un sens particuliers aux paramètres A et B .

$$I_{kink} = I_d \times A \times e^{\left(\frac{-B}{V_{ds} - V_{ds_sat}} \right)} \quad \text{EQ IV - 2}$$

A et B n'ont pas de lien réel avec la physique, mais on peut cependant essayer de les interpréter. A peut être associé au ratio d'électron produit par ionisation, en régime stabilisé ($V_{ds} \gg V_{ds_sat}$). B est un paramètre permettant d'ajuster la rapidité d'augmentation du courant I_d pour des tensions V_{ds} proche du début de l'ionisation par impact. En essayant de rapprocher ce paramètre de la physique, on pourrait considérer B comme un indice traduisant la rapidité du canal à s'ouvrir en fonction de l'accumulation de trous sous la grille.

Les mesures Figure C ont permis de mesurer le taux de kink. Nous différencions ici le taux d'ionisation par impact et le taux de kink. Le taux d'ionisation par impact est lié au courant d'électron directement issu de l'ionisation par impact alors que le taux de kink est en

rapport avec l'augmentation effective du courant de drain en tenant compte de l'accumulation de trous sous la grille et de l'ouverture du canal qui en résulte.




Figure CII : Illustration du taux de kink et du taux d'ionisation par impact

Le taux de kink a été mesuré en extrapolant le courant selon la méthode mise au point et expliquée au chapitre III. Les résultats ont montré que ce taux n'était pas constant en fonction de la tension V_{gs} . On a pu observer une augmentation du courant de drain de l'ordre de 20% lorsque $V_{gs}=0V$, et de près de 50% lorsque $V_{gs}=-0,4V$. On pourrait supposer que le fait que G_m ne soit pas constant pourrait expliquer cette non linéarité. Mais dans le cas observé, G_m a tendance à diminuer lorsque le canal se ferme, donc la variation du taux de kink aurait dû se faire dans le même sens. En résumé, une augmentation de V_{gs} de $-0,7V$ à $-0,6 V$ provoque une augmentation de courant moindre que si V_{gs} passe de $-0,1V$ à $0V$.

Or les mesures (Figure C) montrent au contraire que plus V_{gs} est négatif, plus le taux de kink est important. Nous proposons l'explication suivante pour ce comportement.

La quantité de trous s'accumulant sous la grille et modifiant sa polarisation dépend, lorsque V_{gs} devient négatif, de deux phénomènes qui œuvrent en concurrence

D'une part la fermeture du canal provoque une réduction du nombre d'électrons libres dans le canal, donc une réduction du nombre de paires électron/trou créées, donc une

diminution du nombre probable de trous pouvant remonter sous la grille. Rappelons que ces trous peuvent se recombinaisonner en se déplaçant et seule une partie d'entre eux arrive sous la grille.

D'autre part, l'augmentation de $|V_{gs}|$ accroît le champ transversal et donc la vitesse de déplacement des trous vers la grille, donc diminue le temps de parcours de ceux-ci, et réduit alors le nombre de recombinaisons.

Les mesures effectuées montrent que le second phénomène domine dans le cas des transistors étudiés. Cette dépendance en V_{gs} a été modélisée en modifiant les équations du modèle Figure CI .

$$I_{kink} = I_d \times A(V_{gs}) \times e^{\left(\frac{-B}{V_{ds} - V_{ds_sat}} \right)} \quad \text{EQ IV - 3}$$

$$A(V_{gs}) = A_0 \times (1 - R \times V_{gs}) \quad \text{EQ IV - 4}$$

A_0 est le ratio de trou remontant sous la grille lorsque le canal est ouvert.

R permet d'ajuster l'influence de V_{gs} c'est-à-dire estimer l'importance d'un phénomène par rapport à l'autre. Les résultats sont présentés Figure CIII .




Figure CIII : Comparaison des mesures et des simulations

Un des paramètres importants pour le concepteur de circuits analogiques est la conduction de sortie G_d , qui doit être la plus faible possible.

En simulant les composants sans modèle, on peut constater que le G_d est quasiment plat ce qui est très différents des résultats mesurés. On peut remarquer, que en plus de permettre la simulation du kink, le modèle proposé corrige la pente du G_d et permet donc une simulation plus réaliste du comportement des MHEMT.

B. Modèle d'excès de courant de grille

Lorsque V_{gs} augmente, le canal s'ouvre et le courant I_d augmente. Le nombre de chocs dus aux porteurs la quantité de trous augmentent, d'où un accroissement du courant de grille.

A partir de $V_{gs} = -0.5V$, la diminution du champ électrique transversal sous la grille, entraîne une réduction de la vitesse de déplacement des trous dans le sens canal-grille, et les recombinaisons plus nombreuses conduisent à un courant I_g qui diminue.

Nous avons modélisé ce phénomène Figure CIV.




Figure CIV : Modèle de l'excès de courant de grille (forme en cloche)

L'augmentation du courant de grille est modélisé par une source de courant I_{hole} commandée en tension et en courant. La première version du modèle avait pour équations :

$$I_{hole} = Coeff_hole \times I_{kink} \times Bell(V_{gs}) \quad EQ\ IV - 5$$

$$Bell(V_{gs}) = \frac{-V_{gs} + V_{lobe_shift}}{V_t} \quad EQ\ IV - 6$$

I_{kink} est le courant directement issu de la création de paires électron/trou. I_{kink} était une grandeur associée à des électrons dans le modèle Figure CI. Ici nous supposons qu'il y a autant de trous créés que d'électrons, et nous considérons donc I_{kink} comme une quantité de trou.

$Coeff_hole$ est un paramètre quantifiant le nombre de trous remontant effectivement sous la grille. L'ordre de grandeur de ce paramètre est 10^{-3} . C'est-à-dire que pour 1000 paires électron/trou créées par ionisation par impact, seuls quelques trous ne se recombinent pas et atteignent la grille. Ce coefficient dépend fortement des paramètres géométriques et technologiques du transistor. Ainsi la topologie du recess de grille (simple ou double, centrage

entre drain et source), de même que l'épaisseur de la couche barrière jouent un rôle déterminant sur le courant de grille. Nous présentons Figure CV des mesures effectuées sur deux séries de transistors (plaque 36 et 39) utilisant la même structure MHEMT générique, mais dont l'une a subi un recess plus profond.




Figure CV : Influence du recess sur le courant de grille

V_{lobe_shift} est un paramètre permettant d'ajuster le centrage de la cloche, ou plus précisément le niveau de courant de grille lorsque $V_{gs}=0$ V.

Le courant de grille n'augmente pas de façon linéaire avec V_{ds} . Une partie de cette non linéarité est liée à l'augmentation du courant I_d par ionisation par impact. Elle est prise en compte dans I_{hole} via le paramètre I_{kink} .

Mais les premières simulations ont montré que cette non linéarité par rapport à la tension drain source était plus importante et que le coefficient $Coeff_hole$ ne pouvait être considéré

comme constant par rapport à V_{ds} . Après extrapolation des mesures $I_g=f(V_{ds})$, une dépendance de type exponentielle a été déterminée :

$$Coeff_hole(V_{ds}) = D \times e^{C \times V_{ds}} \quad \text{EQ IV - 7}$$

D est le coefficient lorsque $V_{ds} = 0$ V.

C traduit une variation du taux de recombinaison des trous en fonction de V_{ds} .

La Figure CVI présente les résultats de simulation obtenus avec le modèle optimisé.




Figure CVI : Comparaisons mesures et simulations du courant de grille

3) Conclusion

Nous avons développé et optimisé un modèle prenant en compte les effets parasites pénalisant le courant de grille. L'ionisation par impact, génératrice de trous en excès entraîne une forme en cloche du courant de grille en mesure en continu. Cette cloche n'est généralement pas prise en compte dans les modèles fournis par les fondeurs. Le modèle développé dans ce travail, permet d'intégrer cette notion, il s'ajoute simplement au modèle du MHEMT dans le simulateur ADS sous forme de boîte noire.

III Modélisation des mécanisme de claquage

Une des principales limitations pour la conception des circuits analogiques avec les MHEMT est leur relativement faible tension de claquage. De plus, il est fréquent que les librairies fournies par les fondeurs aux concepteurs de circuits, n'intègre pas les phénomènes de claquage dans le comportement des composants.

1) Modèle

La philosophie de réalisation de ce modèle a été un peu différente de celles des modèles précédents. Les modèles d'ionisation par impact, de kink, d'excès de courant de grille, de drain-lag ou gate-lag ont tous été réalisés pour reproduire les mécanismes se produisant dans les MHEMTs. Ici, le modèle présenté a surtout une vocation fonctionnelle pour les concepteurs de circuits, et a été développé pour reproduire directement sur les caractéristiques, le phénomène de claquage dans les composants.

Nous proposons Figure CVII un modèle empirique permettant la simulation des mécanismes de claquage dans le MHEMT.




Figure CVII : modèle de claquage des MHEMT

Ce modèle s'articule autour d'une source de tension V_{break} , commandée en tensions ($V_{\text{ds}}, V_{\text{gs}}$), qui pilote un transistor bipolaire, provoquant ainsi un court-circuit drain source, correspondant au claquage du transistor.

$$V_{\text{break}} = V_{\text{ds}} - V_{\text{br_on}} \times K \times \left(1 - \frac{V_{\text{gs}}}{V_{\text{t}}} \right) - V_{\text{br_off}} + V_{\text{jctn}} \quad \text{EQ IV - 8}$$

V_{jctn} est la tension de seuil de transistor bipolaire.

$V_{\text{br_on}}$ et $V_{\text{br_off}}$ sont des valeurs issues de la mesure des tensions de claquages des composants, présentées dans le chapitre III.

La méthode utilisée pour mesurer le claquage en mode passant a été une méthode non destructive proposée par *Somerville et al.* Ces mesures s'appuient sur une technique d'extraction du courant de grille.

La méthode utilisée pour mesurer les tensions de claquage en mode pincé est celle proposée par S.R. Bahl et J.A. del Alamo. Elle permet la mesure des tensions de claquages entre source et drain d'une part, et entre grille et drain d'autre part. Elle est basée sur une technique d'injection du courant de drain.

En mode pincé le claquage est principalement dû à un courant d'électrons thermoïonique, assisté par effet tunnel, qui se produit dans la région à fort champs situé entre grille et drain. En mode passant le phénomène dominant à l'origine du claquage est le courant entre source et drain, lié à l'ionisation par impact.

Le paramètre K permet d'ajuster l'importance d'un des mécanismes par rapport à l'autre.

2) Discussion

La Figure CVIII montre les résultats de la simulation du modèle proposé et le compare aux mesures effectuées.




Figure CVIII : Comparaisons des tensions de claquage entre simulation et mesures

La courbe de mesure de claquage a été extrapolée pour les fortes valeurs de courant I_d . Les résultats des simulations correspondent parfaitement aux mesures effectuées. Il a cependant été montré, lorsque deux zones d'ionisation par impact étaient trouvées selon la méthode de prédiction de tensions de claquages (Chapitre III), que la courbe de claquage présentait également deux « creux ». Le modèle proposé ici ne permet pas la représentation des ces deux « creux ». Il permet cependant d'intégrer facilement et rapidement dans les simulations, les tensions de claquages mesurées.

Conclusion

Nous avons présenté dans ce chapitre trois types de modèles. Les modèles de drain-lag et de gate-lag ont permis la simulation des défauts mesurés de commutations retardées de drain et de grille sur les MHEMT.

Nous avons ensuite proposé et optimisé des modèles permettant de prendre en compte le mécanisme d'ionisation par impact dans les transistors. Ce phénomène engendre l'effet de kink et la courbe en cloche du courant de grille (soit par injection directe d'électron et de trous dans les courant de drain et de grille respectivement, soit en modifiant la tension grille-source). Les modèles développés reproduisent exactement les observations faites sur les mesures statiques dans le chapitre III.

Enfin, nous avons intégré dans les caractéristique statiques $i_d=f(V_{ds})$ les zones de claquage correspondant aux mesures effectuées. Ils ont été optimisés pour répondre aux caractéristiques mesurées des MHEMT. Ils peuvent être facilement adaptés à d'autres types de transistors FET.

L'implémentation de ces modèles a été réalisée sous le logiciel HPADS[®] et intégré dans une librairie sous forme de boîtes noires paramétrables qui se rajoutent autour du modèle de MHEMT originel.

Références

- [123] **O. Pajona, C.Aupetit, J.M Dumas**, “USE of a system simulator to study the influence of Metamorphique-HEMT-Based Detrimental effects on high bit rate fiber optic system performances” SCI 2004
- [124] **J. M. Dumas, M. Henry, A. Fournier and A.M. Laffeter**, “Parasitic effects limiting the performances of III-V electron devices for digital lightwave systems”, (1994), Proc. European Fiber Optical Conference, pp. 203-206.
- [125] **M. Rocchi**, “Status of the surface and bulk parasitic Effect Limiting the performance of the GaAs IC’s”, Physica 129 B, 1985.
- [126] **M.H Somerville, And J.A. del Alamo**, “Direct correlation between impact ionization and the kink effect in InAlAs/InGaAs HEMTs”, *IEEE Electron device Lett*, vol.17, pp 473-475, 1996.
- [127] **Mark H. Somerville, alexander Ernst, and Jesús A. del Alamo**, “A physical Model for the Kink Effect in InAlAs/InGaAs HEMT’s”.*IEEE Trans. Elec. Device*, vol.45, n0.5 may 200.
- [128] **T.Enoki, K.Arai, A.Kohzen, Y. Ishii** "InGaAs/InP double channel HEMT on InP", , IEEE Proceedings of the 4th International Conference on Indium Phophide and related Materials, p371, 1992.

Conclusion générale

Conclusion générale

Le but de ce travail a été la caractérisation des transistors HEMTs de la filière AlInAs/GaInAs Métamorphique sur substrat GaAs et la modélisation des effets parasites relevés. Les outils de caractérisation et de simulation dont dispose l'équipe GESTE (actuellement XLIM/C²S²-ESTE) ont permis de fournir une expertise sur ces transistors.

Nous avons présenté notre travail en quatre parties. La première partie traite essentiellement de l'étude théorique des transistors et de leur évolution jusqu'au MHEMT. Nous y avons également montré le lien entre les caractéristiques clés des composants que sont la fréquence de coupure du gain en courant f_t , la fréquence de coupure du gain puissance f_{max} , la transconductance intrinsèque g_m , la conductance de sortie intrinsèque g_d , les tensions de claquages en mode ouvert « On state » et pincé « Off state », et les paramètres physiques et géométriques des composants. Nous avons conclu sur la nécessité du compromis fréquence/tension de claquage à faire sur les composants.

Dans une deuxième partie nous avons présenté les effets parasites étudiés. Les mécanismes d'ionisation, l'effet de kink, le gate-lag, le drain-lag et les mesures des tensions de claquage ont été décrits. A chaque fois, les bancs de mesures expérimentales utilisés pour mesurer ces mécanismes ont été présentés ainsi que les améliorations qui leur avaient été apportées. La méthode mathématique mise au point durant ce travail pour extraire les exponentielles constituant la réponse du courant de drain lors du pincement du canal, a notamment été expliquée.

L'optimisation de la tenue en tension a été l'un des objectifs majeurs de ce travail. Dans une troisième partie nous avons présenté plusieurs structures MHEMTs différentes. On peut

les diviser en deux catégories. Les structures à canal simple et celles à canal composite. Sur chacune de ces « familles », plusieurs géométries de grille ont été comparées (profondeur du recess, longueur de grille, centrage). Les résultats ont montré les gains obtenus sur le claquage « On-state » dans le cas de l'utilisation d'un canal composite avec un sous-canal en InGaAs utilisant un taux d'indium plus faible (30 % dans notre cas).

La structure finale retenue dans le cadre du projet HEMERODE (plaque 38) est le fruit de ces améliorations et montre de très bonnes performances avec une conductance de sortie $G_d < 30$ mS/mm en zone saturée, une transconductance $G_m > 700$ mS/mm, et un courant de drain max de 400 mA/mm avec une absence de phénomène de kink. On peut également souligner le très faible courant de grille $< 15\mu\text{A/mm}$ et surtout la tension de claquage obtenue à canal ouvert qui est de l'ordre de 6 V.

Un inventaire des pièges a été fourni, nous avons montré en les comparant à la littérature qu'ils étaient principalement situés dans les couches d'AlInAs.

Les contraintes du cahier des charges pour la réalisation du driver du modulateur ; imposaient une tension minimale en sortie de 6 V. L'amplificateur choisi par Alcatel étant de type « cascode » cela nécessitait donc des composants capables de travailler jusqu'à 3 V minimum. L'objectif est donc atteint avec les transistors de la plaque 38.

Nous avons également fait dans ce chapitre une étude poussée des mécanismes intervenant dans l'effet de kink et une méthode a été proposée pour déterminer le courant de drain sans kink ainsi que les différentes contributions liées à l'ionisation par impact et aux mécanismes de piégeage/dépiégeage.

Enfin dans une dernière partie, nous avons présenté les différents modèles développés au cours de ce travail pour permettre la simulation des différents effets parasites étudiés. Pour chaque cas, les résultats des simulations avec et sans modèles ont été présentés et comparés aux résultats expérimentaux.

Les objectifs du projet HEMERODE étaient en outre la validation de la filière métamorphique pour la réalisation d'émetteur et de récepteur à 50 Gbits/s. Les premiers modules, fabriqués à partir composants issus de la plaque 14 se sont montrés prometteurs. En effet, la fréquence de transition plus élevée que celle des technologies équivalentes en P-HEMT GaAs permet un gain plus élevé et surtout une variation de temps de groupe plus

faible sur une plus large bande-passante, que celle de son homologue en GaAs sur la même bande-passante (1,7 ps au mieux contre 5,7 ps pour l'AsGa). Il faut cependant noter que la tenue en tension n'a pas toujours été observée.

Les modules définitifs, intégrant les composants de la plaque 38 sont en cours de réalisation. On peut cependant s'attendre à ce que les améliorations apportées sur ces MHEMTs permettent d'obtenir de meilleurs résultats pour les modules définitifs.

Transistors HEMT Métamorphiques sur substrat GaAs pour applications de télécommunications à très haut débit : Mesures statiques et dynamiques pour intégration des effets parasites dans des modèles.

Résumé

La filière HEMT Métamorphique de part ses performances, apparaît très prometteuse pour les applications d'amplification pour les modules émetteur et récepteur des systèmes de télécommunications optiques longue distance et haut débit (50 Gbit/s). En effet, elle présente de bonnes performances en terme de bande passante ($F_t > 160$ GHz), de tenue en tension (> 8 V) et permet des possibilités de contrôle de gain efficace. Ce travail de recherche s'est déroulé dans le cadre du projet RNRT HEMERODE. Il a consisté à étudier expérimentalement les dysfonctionnements (effets parasites) liés au fonctionnement du MHEMT sur l'ensemble des structures disponibles. Un mécanisme d'ionisation par impact qui contribue à l'effet de coude (kink effect) et qui influe sur le lieu de claquage des transistors au travers de courants de grille en excès élevés a été observé. Une comparaison des résultats en fonction de la structure (simple ou double canal) et du recess de grille a été reportée. Les tensions de claquage en mode passant et en mode bloqué ont été mesurées et se sont avérées faibles, compte tenu de la forte influence du mécanisme d'ionisation par impact.

Les MHEMT ont également été évalués en terme de mécanisme de piégeage/dépiégeage. Des mesures de gate-lag et de drain-lag ont mis en évidence la présence de pièges dont les signatures typiques de l'AlInAs ont été trouvées par mesure de relaxation isotherme. Ensuite, nous avons modélisé électriquement les différents effets parasites (excès de courant de grille, effet de kink, gate-lag et drain-lag) relevés lors des mesures expérimentales et les lieux de claquage des transistors. Ces modèles ont été développés à l'aide du logiciel ADS.

Mots clés

Transistor HEMT, effet parasite, modélisation

Metamorphic HEMT transistors on GaAs substrate for high bit rate telecommunication applications: Static and dynamic measurements for integration of the parasitic effects in models

Summary

Metamorphic HEMT, regarding its performances, appears very promising for amplification applications for the transmitter and receiver modules of long distance and high bit rate (50 Gbit/s) optical systems of telecommunications. Indeed, it presents good performances in term of bandwidth ($F_t \sim 160$ GHz), of breakdown voltage (8 V) and allows possibilities of effective gain control. This research has been developed within the framework of project RNRT HEMERODE. First, it consisted in studying, experimentally, the malfunctioning (parasitic effects) related to the operation of the MHEMT on the whole of the structures available. An impact ionisation mechanism, which contributes to the kink effect and influences the breakdown areas of the transistors because of excess gate current, was observed. A comparison of the results according to the structure (simple or double channel) and of the gate recess was reported. The "on-state" and "off-state" breakdown voltages were measured and appear to be weak, because of the strong influence of the impact ionization mechanism. The MHEMT were also evaluated in term of trapping/detrapping mechanisms. Measurements of gate-lag and drain-lag highlighted the presence of traps of which typical signatures of AlInAs were found by isothermal drain current relaxation experiments under gate filling pulses. Then we modelled the various parasitic effects (excess gate current, kink effect, gate-lag and drain-lag) obtained by experimental measurements and security area model of the transistors was defined. These models were developed using ADS[®] software.

Keywords

Metamorphic HEMT, Parasitic effects, models