### **UNIVERSITE DE LIMOGES**

## ECOLE DOCTORALE SCIENCES - TECHNOLOGIE - SANTE FACULTE DES SCIENCES ET TECHNIQUES XLIM – DEPARTEMENT C<sup>2</sup>S<sup>2</sup>

Thèse n°4-2006

### Thèse

pour obtenir le grade de

## **DOCTEUR DE L'UNIVERSITE DE LIMOGES**

## Discipline : Electronique des Hautes Fréquences et

### Optoélectronique

**Spécialité : "Communications Optiques et Microondes"** 

Présentée et soutenue par

### Sébastien DARFEUILLE

Le 10 Février 2006

## Conception de Filtres Actifs Analogiques Radiofréquences Récursifs et Channélisés en Technologie Monolithique BiCMOS Silicium

### Thèse dirigée par Bruno BARELAUD, Laurent BILLONNET

### et Bernard JARRY

Jury :		
Serge VERDEYME	Professeur à l'Université de Limoges	Président
Eric KERHERVE	Maître de Conférences HDR à l'Université de Bordeaux 1	Rapporteur
Serge TOUTAIN	Professeur à l'Ecole Polytechnique de Nantes	Rapporteur
Patrice GAMAND	Directeur du Centre d'Innovations RF, Philips Semiconductors,	
	Caen	Examinateur
Ali LOUZIR	Responsable du groupe technologique Ingénieurs Antennes et	
	Hautes Fréquences, Thomson R&D, Cesson-Sévigné	Examinateur
Laurent BILLONNET	Professeur à l'Université de Limoges	Examinateur
Bruno BARELAUD	Maître de Conférences à l'Université de Limoges	Invité
Bernard JARRY	Professeur à l'Université de Limoges	Invité
<b>Raymond QUERE</b>	Professeur à l'Université de Limoges	Invité

### **Remerciements**

Ce travail a été effectué pour sa majeure partie à l'Institut de Recherche en Communications Optiques et Microondes, au sein des équipes «Circuits et Dispositifs Microondes» et «Composants et Circuits Mircro-optiques et Microondes» des Professeurs S. VERDEYME et A. BESSAUDOU que je remercie pour m'avoir accueilli.

La rédaction de ce manuscrit s'est achevée après l'avènement du laboratoire XLIM, époque à laquelle j'ai été rattaché à l'équipe C2S2 dirigée par le Professeur Raymond QUERE que je tiens également à remercier.

Je tiens à réitérer mes remerciements au professeur S. VERDEYME qui a eu la gentillesse d'accepter de présider le jury de cette thèse.

J'exprime également toute ma gratitude à Monsieur E. KERHERVE, Maître de Conférences HDR à l'Ecole Nationale Supérieure d'Electronique Informatique et Radiocommunications de de Bordeaux, ainsi qu'à Monsieur le Professeur S. TOUTAIN de l'Ecole Polytechnique de Nantes qui ont bien voulu assurer la fonction de rapporteur.

Je témoigne ma reconnaissance à Messieurs P. GAMAND et A. LOUZIR, respectivement Directeur du Centre d'Innovations RF de Philips Semiconductors à Caen et Responsable du Groupe Technologique Ingénieurs Antennes et Hautes Fréquences de Thomson R&D à Cesson-Sévigné, pour avoir accepté d'examiner ce mémoire et de participer à ce jury.

J'adresse plus particulièrement mes remerciements à Messieurs B. BARELAUD, Maître de Conférences à l'Université de Limoges, L. BILLONNET, Professeur à l'Université de Limoges, et B. JARRY, Professeur à l'Université de Limoges, qui par leur expérience, leur gentillesse et la disponibilité dont ils ont fait preuve, m'ont permis de mener à bien ces travaux.

Je tiens à exprimer ma gratitude à Monsieur H. JALLAGEAS, Ingénieur d'Etudes au Laboratoire XLIM, pour sa compétence et sa disponibilité lors des phases expérimentales.

J'adresse également mes sincères remerciements à Mesdames M.L. GUILLAT et M.C. LEROUGE pour leur convivialité et leur efficacité dans la gestion des taches administratives.

Ces travaux ont été effectués en collaboration avec la société Philips Semiconductors que je remercie ici pour nous avoir permis d'utiliser leurs design kits et pour la réalisation des circuits conçus au cours de cette thèse.

Je souhaite aussi remercier le Conseil Régional du Limousin qui a financé cette thèse durant trois années.

Un grand merci à tous ceux qui m'ont supporté (dans tous les sens du terme) et qui auront contribué à la bonne ambiance (pas forcément toujours propice à la réflexion ...) dans laquelle s'est déroulée cette thèse : Luc (sans qui mon premier chapitre ne serait pas ce qu'il est), Toto, Dardi, Ben, Cédric, Julien, Roberto (le spécialiste du filtre channélisé), les Dieux de l'IRCOM (Zoheir (un amnésique parmi les sages), Dédel, Pipo (il est bien fort ce Pipo), Tonio, Hervé, Nico (générateur aléatoire de proverbes inuïtes), Laure, Tchoum, Rains (qui fait un mois d'Août mémorable), Rosine (oh noooon...) et Mac), .... Bonne route à vous tous, et bon courage à ceux qui n'ont pas encore soutenu !!!

Enfin, je tiens à exprimer toute mon affection à celles et ceux qui « subissent » mes jeux de mots approximatifs et autres calembours vaseux durant les week-ends et les vacances, qui ont su me faire penser à autre chose qu'à la thèse durant les presque 3 ans et demi qui viennent de s'écouler, et à qui je dois énormément : Carine, Malou, Anne-Laure, François, Pierrot, ...

Voilà, je m'arrête là, en espérant ne pas avoir oublié trop de monde.

A mes parents, A mes amis

Dans tout ce qu'on entreprend, il faut donner les deux tiers à la raison, et l'autre tiers au hasard. Augmentez la première fraction, et vous serez pusillanime. Augmentez la seconde, vous serez téméraire.

Napoléon Bonaparte

## Sommaire

<b>INTRODUCTION G</b>	ÉNÉRALE
-----------------------	---------

## CHAPITRE 1

<u>Etat de l'Art des Différentes Technologies Intégrées 7</u>		
I. Introduction	9	
II. L'invention du transistor et les premiers circuits intégrés	9	
II.1. Le premier transistor	9	
II.2. L'invention du circuit intégré	11	
III. Le semiconducteur monocristallin : le Silicium	13	
III.1. La diode PN	13	
III.1.1. Diode non polarisée	13	
III.1.2. Diode polarisée en direct	14	
III.1.3. Diode polarisée en inverse	15	
III.2. Le transistor bipolaire à jonction (TBJ, ou BJT)	16	
III.3. Le transistor bipolaire à hétérojonction (TBH, ou HBT) SiGe	20	
III.4. Le transistor MOS	24	
III.5. La filière BiCMOS	27	
III.6. Les substrats Silicium traités	28	
III.6.1. Le Silicium sur isolant (Silicon On Insulator)	29	
III.6.2. Le Silicium contraint	34	
IV. Les semiconducteurs III-V	36	
IV.1. L'Arséniure de Gallium	37	
IV.1.1. Le MESFET	38	
IV.1.2. Le transistor à effet de champ à hétérojonction	41	
IV.1.3. Le HEMT	42	
IV.1.4. Le P-HEMT	43	
IV.1.5. Le transistor bipolaire à hétérojonction	44	

IV.2. Le Phosphure d'Indium	45
IV.2.1. Le HEMT	46
IV.2.2. Le Transistor Bipolaire à Hétérojonction	47
V. Technologies émergentes	48
V.1. Le Carbure de Silicium	48
V.2. Le Nitrure de Gallium	50
VI. Conclusion	51
Bibliographie	55

### CHAPITRE 2

## **CONCEPTION ET RÉALISATION DE FILTRES RÉCURSIFS**

SUR SILICIUM	<u>69</u>
I. Introduction	71
II. Approche théorique des filtres récursifs et transversaux	72
II.1. Le modèle récursif général	72
II.2. Le modèle transversal	74
II.3. Le modèle récursif simplifié	75
II.4. Propriétés des filtres récursifs et transversaux	77
II.4.1. Périodicité de la fonction de transfert	77
II.4.2. Accordabilité fréquentielle	77
II.5. Approche cellulaire des filtres récursifs et transversaux	79
II.5.1. Principe	80
II.5.2. Ordre des filtres résultant de la mise en cascade de cellules récursives du	
premier ordre	82
III. Etat de l'art des filtres récursifs et transversaux analogiques	85
IV. Filtre récursif d'ordre 1 non-accordable	88
IV.1. Principe	88
IV.2. Implémentation	90
IV.2.1. Rappels sur les configurations élémentaires à base de transistor bipolaire	NPN
	90
IV.2.2. Implémentation de l'amplificateur différentiel du filtre	103
IV.2.3. Elément de retard	106
IV.3. Dessin des masques et résultats obtenus	111
IV.4. Mesures et rétrosimulations	115
IV.5. Conclusion	119
V. Filtre récursif différentiel d'ordre 2 accordable en gain, fréquence	)
centrale et largeur de bande passante	120
V.1. Introduction	120
V.2. Implémentation	122

Bibliographie	149
VI. Conclusion	146
V.5. Conclusion sur la seconde topologie de filtre récursif	145
V.4. Mesures	139
V.3. Résultats de simulation	136
V.2.5. Structure globale	135
V.2.4. Tampon de sortie	133
V.2.3. Sommateur	130
V.2.2. Elément de retard	128
V.2.1. Rappels théoriques	122

### CHAPITRE 3

Conception de Filtres Channélisés à 3 Branches	157
I. Introduction	159
II. Approche théorique et état de l'art des filtres channélisés	160
II.1. Filtre strictement channélisé	161
II.2. Filtre mixte channélisé-transversal	162
II.3. Etat de l'art	163
III. Intégration d'un filtre channélisé passe-bande	165
III.1. Choix de la topologie à réaliser	165
III.1.1. Synthèse d'un filtre channélisé passe-bande à 3 branches	165
III.1.2. Synthèse d'un filtre channélisé passe-bande à 2 branches	167
III.1.3. Conclusion – Choix de la topologie	169
III.2. Topologie retenue pour la réalisation du filtre	170
III.3. Intégration sur Silicium	172
III.3.1. Diviseur à entrée différentielle et sorties simple accès	172
III.3.2. Filtres récursifs à entrée simple accès et sortie différentielle	175
III.3.3. Recombinaison des signaux en sortie	177
III.3.4. Dessin des masques	178
III.4. Résultats obtenus	179
III.4.1. Gain en mode différentiel	179
III.4.2. Gain sur les conversions de mode et en mode commun	181
III.4.3. Adaptation	182
III.4.4. Linéarité, facteur de bruit et consommation	183
III.4.5. Analyse des résultats à l'aide d'un modèle analytique	184
III.5. Conclusion	188
IV. Solution alternative ne nécessitant pas de diviseur actif	189
IV.1. Implémentation du filtre	189
IV.2. Dessin des masques	191
IV.3. Résultats obtenus	192
IV.3.1. Gain en mode différentiel	193
IV.3.2. Gains en conversion de modes et gain en mode commun	194

IV.3.3. Adaptation	195
IV.3.4. Linéarité, consommation et facteur de bruit	195
V. Conclusion	197
Bibliographie	201

<b>CONCLUSION GÉNÉRALE</b>	205

Annexe A	
Caractérisation des Circuits Différentiels : Modes Mixtes2	213
<u>Annexe B</u>	
Calcul des Gains Différentiels en Tension de Paires Différentielles à Coupla	.ge
par les Emetteurs, les Bases ou les Collecteurs2	25
<u>Annexe C</u>	
Résultats Complémentaires sur le Filtre Récursif d'Ordre 12	31
<u>Annexe D</u>	
Effet Miller dans les Transistors Bipolaires2	39
<u>Annexe E</u>	
Résultats Complémentaires sur le Filtre Récursif d'Ordre 22	245
<u>Annexe F</u>	
Matrice Mixte d'un Circuit à Une Entrée Différentielle et Trois Sorties Simp	ole
Accès - Résultats de Simulation du Diviseur Actif2	257
<u>Annexe G</u>	
Résultats Complémentaires sur le Filtre Channélisé avec Diviseur Actif2	273
<u>Annexe H</u>	
Calcul de la Matrice Mixte Théorique du Filtre Channélisé à 3 Branches ave	ec
Diviseur Actif2	91
<u>Annexe I</u>	
Résultats Complémentaires sur le Filtre Channélisé Sans Diviseur2	97
<u>Annexe J</u>	
Calcul de la Matrice Mixte Théorique du Filtre Channélisé à 3 Branches San	ıs
Diviseur Actif3	517

# INTRODUCTION

## **GENERALE**

### **INTRODUCTION GENERALE**

Nous assistons depuis maintenant plusieurs années à un développement important et extrêmement rapide des moyens de télécommunication : téléphonie mobile, internet, télévision par satellite, ... . Cette croissance a fait apparaître de nouvelles contraintes pour les équipementiers : d'un côté le public recherche des appareils toujours plus performants et disposant d'une autonomie maximale, le tout à un prix le plus bas possible, d'un autre côté la multiplication des applications sans fil conduit à une saturation des bandes de fréquences et oblige à utiliser des modulations et des systèmes de codage toujours plus complexes. Les concepteurs se trouvent dans l'obligation de produire à moindre coût des circuits de plus en plus performants. Dans ce contexte, les circuits intégrés monolithiques microondes (MMIC) jouent un rôle important. En effet, le passage des technologies de type guide d'onde vers des technologies planaires pour les applications de faible puissance a permis une réduction notable de la taille et du poids des dispositifs. De plus, l'intégration contribue à une augmentation de la fiabilité des dispositifs et à une réduction de la consommation.

Ces raisons font que les circuits MMIC sont désormais omniprésents dans les équipements actifs hyperfréquences de nouvelle génération. L'objectif fixé est évidemment de commercialiser ces dispositifs au meilleur coût pour les nouveaux marchés grand public, notamment pour la téléphonie cellulaire. A ce titre, le développement de filtres actifs se révèle particulièrement prometteur. En effet, ces fonctions peuvent permettre de disposer au sein d'un même circuit d'un amplificateur et d'un filtre, deux briques essentielles de toute chaîne de traitement du signal.

Par rapport aux dispositifs conventionnels, qu'ils soient réalisés avec des résonateurs diélectriques ou à l'aide d'éléments localisés, les filtres actifs microondes présentent certains avantages dont les plus évidents sont :

- La réduction de la taille des dispositifs conçus,
- La compensation des pertes inhérentes aux composants passifs,
- Le réglage électrique possible des performances de filtrage (gain, réjection, fréquence centrale, largeur de bande passante, ...),
- La compatibilité avec les technologies planaires et monolithiques.

Cependant, l'utilisation d'éléments actifs au sein de ces dispositifs impose l'étude et la prise en compte de nouveaux critères parmi lesquels on peut citer :

- La stabilité électrique,
- Les performances en bruit,
- Le comportement fort signal,
- La consommation électrique.

Il existe une grande variété de filtres actifs. Ils peuvent être réalisés soit sur une même puce (filtres monolithiques), soit résulter de l'association de structures conçues en technologie MMIC à des structures passives généralement planaires (technologie hybride). Les différentes technologies de filtres actifs présentés dans la littérature peuvent être regroupées en deux grandes catégories :

- Les filtres actifs résultant de la modification d'une structure de filtres passifs classiques, parmi lesquels on identifie :
  - Les filtres à résonateurs diélectriques dont les pertes sont compensées par une boucle active,
  - Les filtres planaires dont les pertes sont compensées par des circuits actifs (amplificateurs, circuits simulant une résistance négative),
  - Les filtres planaires rendus accordables en fréquence par l'utilisation de diodes varactors ou de circuits déphaseurs.

- Les filtres actifs résultant d'une application dans le domaine des microondes de concepts développés à de plus basses fréquences, parmi lesquels on peut citer :
  - Les filtres actifs récursifs et transversaux,
  - Les filtres actifs analogiques continus (circuits gyrateurs appliqués au filtrage, filtres RC, ...),
  - Les filtres à self-inductances actives et les filtres à résonateurs actifs,
  - Les filtres actifs basés sur la mise en parallèle ou en cascade de cellules passives et actives.

Les travaux développés dans ce manuscrit concernent la seconde catégorie de filtres, et plus particulièrement les filtres récursifs. Les filtres récursifs et transversaux ont déjà fait l'objet de nombreux travaux au sein de l'IRCOM, mais uniquement en technologie hybride ou sur substrat d'Arséniure de Gallium. Avec les évolutions récentes des technologies Silicium, nous avons cherché à montrer que ces technologies pouvaient se prêter à la réalisation de tels filtres, ce malgré l'impossibilité de réaliser des lignes de transmission couramment employées dans les filtres microondes. Cette étude a été menée en collaboration avec le centre d'innovations RF de Philips Semiconducteurs basé à Caen, les applications visées concernant plus particulièrement les télécommunications mobiles autour de 2 GHz.

Ce rapport est organisé en trois chapitres et s'articule de la manière suivante :

- Dans le chapitre I, nous présenterons et dresserons un état de l'art des différentes technologies intégrées. Nous nous attacherons tout d'abord au Silicium en détaillant les dernières évolutions proposées par les technologues afin d'améliorer les performances intrinsèques d'un substrat qui était, il y a encore quelques années, limité à une utilisation aux basses fréquences. Nous aborderons ensuite les procédés III-V : Arséniure de Gallium et Phosphure d'Indium. Enfin, nous présenterons les nouveaux substrats destinés plus particulièrement aux applications de puissance : Carbure de Silicium et Nitrure de Gallium.
- Dans le chapitre II, nous aborderons la réalisation de filtres en technologie monolithique BiCMOS silicium. Les deux réalisations proposées reposent sur le principe des filtres récursifs. Le premier circuit fait appel à une méthode originale basée sur l'utilisation d'un amplificateur différentiel pour réaliser la combinaison de signaux. Le second circuit propose une implémentation entièrement différentielle et fait appel à une approche cellulaire des filtres récursifs qui permet, par rapport à une implémentation classique et à nombre d'étages identique, d'obtenir des filtres d'ordre plus élevé qu'avec une configuration classique en échelle. Des prototypes de ces deux filtres ont été réalisés afin de valider les concepts développés.
- Dans le chapitre III, nous proposerons deux solutions originales pour la réalisation de filtres channélisés. Ces filtres, qui n'ont jusqu'à présent été réalisés qu'en technologie hybride, permettent d'atteindre, à partir de filtres d'ordre peu élevé, d'excellentes performances en terme de sélectivité grâce à la génération de zéros de transmission. Le premier circuit présenté repose sur l'utilisation d'un diviseur actif du signal différentiel d'entrée vers trois sorties simple accès. Le second circuit permet, grâce à l'utilisation d'une topologie entièrement différentielle, d'éliminer le diviseur et ainsi de simplifier l'implémentation. Ces travaux ont été menés en collaboration avec Roberto Gómez-García de l'Université Polytechnique de Madrid.

Enfin, nous conclurons ce manuscrit et présenterons quelques perspectives à ces travaux.

## **CHAPITRE 1**

ETAT DE L'ART DES DIFFERENTES

**TECHNOLOGIES INTEGREES** 

### I. Introduction

Les cartes de circuits imprimés sur fibre de verre, mises au point dès la fin des années 40, peuvent être considérées comme le premier pas réalisé dans le domaine des circuits intégrés, les technologies de fabrication et de gravure permettant la production en masse. Les avancées technologiques accomplies dans la réalisation de circuits imprimés, accompagnées du développement des semiconducteurs, ouvrent alors la voie à la miniaturisation des circuits électroniques. Nous proposons dans ce premier chapitre de dresser un état de l'art des différentes technologies intégrées en fonction de la nature du substrat semiconducteur exploité.

Après avoir décrit brièvement le contexte qui a conduit à la conception du premier transistor, nous présentons les différents transistors réalisables à partir d'un substrat monocristallin tel que le Silicium. Nous décrivons dans une deuxième partie les mêmes composants et leurs dérivés sur deux substrats composés classiques : l'Arséniure de Gallium (AsGa) et le Phosphure d'Indium (InP). Enfin, afin que ce tour d'horizon des différentes technologies intégrées soit le plus exhaustif possible, nous présenterons les nouvelles filières dites de puissance récemment mises en œuvre, et qui semblent se révéler particulièrement prometteuses pour l'avenir de la microélectronique.

### II. L'invention du transistor et les premiers circuits intégrés [I-01]

### II.1. Le premier transistor

Pendant toute la première moitié du XXème siècle, l'électronique reste dominée par l'usage exclusif des tubes à vide ou lampes radio. Ceux-ci, alors largement utilisés dans les récepteurs radiophoniques, les centraux téléphoniques et les télévisions, présentaient de nombreux défauts : ils étaient encombrants, chers, fragiles et fortement générateurs de chaleur. On citera pour illustrer ces propos le cas de l'ENIAC [I-02], premier ordinateur, qui pesait plus de 30 tonnes et consommait 200 kilowatts d'électricité. Il était constitué d'environ 18000 tubes à vide qui « grillaient » régulièrement, rendant le dispositif très peu fiable.

Ces faiblesses motivèrent les recherches qui aboutirent à la mise au point du premier transistor. L'idée de base est cependant antérieure d'une vingtaine d'années, puisqu'en 1928 Lilienfeld décrivit le premier transistor à effet de champ. En 1934, Oskar Heil déposa un brevet pour ce même composant. Néanmoins, à cette époque, l'impossibilité de réaliser des substrats en matériaux semiconducteurs suffisamment purs, condition sine qua non à la réalisation des transistors, rendait toute réalisation de prototype impossible. D'autres brevets concernant des dispositifs amplificateurs à base de semiconducteurs furent également déposés entre 1936 et 1939.

En marge de ces travaux, des progrès importants furent accomplis dans la mise au point de semiconducteurs cristallins ultrapurs, en particulier par la méthode dite du tirage ou de Czochralski (du nom du physicien qui a mis au point le procédé) : dans le matériau semiconducteur fondu, par exemple du Germanium, on trempe un petit cristal du même matériau (le germe) que l'on va tirer lentement vers le haut en le faisant tourner. Le Germanium en fusion va alors s'agglutiner à lui, cristalliser, et ainsi faire croître le cristal.

C'est finalement en 1947 que la disponibilité de Germanium ultrapur va permettre la réalisation du premier transistor à pointes de contact (ou transistor à pointes). Celle-ci aura lieu dans les laboratoire de la Bell Laboratories, par John Bardeen, Walter Brattain et William Schockley.

Bardeen, Brattain et Schockley firent breveter leur découverte l'année suivante, et furent récompensés par le prix Nobel de physique en 1956 « pour leurs recherches sur les semiconducteurs et leur découverte de l'effet transistor ».

Cette découverte allait alors ouvrir la voie à la mise au point de nombreux composants à l'état solide : transistors à jonction, à effet de champ, MOS, CMOS, bipolaires, puis thyristors, triacs, diodes laser, CCD, ... et constitue en outre la première étape vers l'apparition des circuits intégrés analogiques, puis numériques.

### II.2. L'invention du circuit intégré

Disposant à présent de composants petits et bien plus efficaces que les tubes à vide, les concepteurs se mirent à envisager la possibilité de concevoir de circuits bien plus complexes qu'auparavant. Néanmoins, en accroissant la complexité des circuits, et donc le nombre de composants nécessaires à leur réalisation, de nouveaux problèmes commencèrent à apparaître.

Le bon état des connexions d'un circuit est une des conditions essentielles au bon fonctionnement de celui-ci. Avant l'avènement des circuits intégrés, les techniciens devaient monter les circuits à la main, soudant chaque composant et réalisant les connexions à l'aide de fils métalliques. Les ingénieurs comprirent rapidement qu'il serait impossible de réaliser ainsi des circuits complexes sans qu'aucune connexion ne soit défaillante.

Un second problème réside dans les dimensions des circuits. Un circuit complexe tel qu'un processeur est dépendant de la fréquence à laquelle il est capable de fonctionner. Si les composants mis en œuvre sont trop gros ou les fils d'interconnexion trop longs, les signaux électriques circulent trop lentement, et rendent le circuit trop lent pour être efficace.

De part le nombre important de connexions nécessaires et les dimensions des supports, les circuits complexes contenaient donc trop de composants pour que leur fabrication puisse être envisagée à un niveau industriel. Ce problème est connu sous le nom de « tyrannie des nombres ».

Il faudra finalement attendre 1958 pour que Jack Kilby, alors employé chez Texas Instruments, ait l'idée de réaliser tous les composants nécessaires à la réalisation de la fonction voulue sur un unique bloc (monolithe, d'où l'appellation de circuit monolithique) de semiconducteur. Il va alors mettre ce concept en pratique en réalisant sur un substrat de Germanium un oscillateur composé d'un transistor et d'un réseau résistance-condensateur. Ce premier circuit, pleinement fonctionnel, sera rapidement suivi d'une seconde réalisation : une bascule. Il dépose alors un brevet pour le circuit intégré et recevra en 2000, soit 42 ans après sa découverte, le prix Nobel de Physique.

La technique qu'il met en œuvre possède cependant encore un défaut important : si les composants sont désormais tous intégrés sur une même puce, les connexions entre ceux-ci doivent encore être effectuées à la main grâce à des fils d'or. Le problème lié aux connexions n'est donc toujours pas résolu.

En 1959, Robert Noyce, alors directeur du département R&D de Fairchild Semiconductors et par la suite co-fondateur d'Intel, a l'idée de déposer sous vide une couche d'aluminium à la surface même du circuit, au dessus de la couche de passivation. En ayant au préalable « ouvert » des contacts vers les composants présents sur la puce puis en retirant le métal là où il n'est pas nécessaire, il est possible de réaliser des lignes d'interconnexion. Cette technique est bien mieux adaptée à une production de masse que celle proposée par Kilby. Le circuit intégré tel qu'on l'entend aujourd'hui était né, et la production a alors démarré rapidement.

Le premier circuit intégré produit en série sera annoncé par Texas Instruments (TI) en 1960. Il était destiné à des applications militaires. Un an plus tard, TI et Fairchild lanceront chacun leur famille de circuits intégrés. Le Germanium, utilisé jusqu'alors, va rapidement laisser sa place au Silicium, d'utilisation plus aisée et surtout plus économique. Il est depuis toujours resté le substrat le plus couramment utilisé pour les applications basses fréquences.

Suivront ensuite les premiers microcontrôleurs en 1971 (Intel 4004, composé de 2300 transistors PMOS), puis la même année les premiers microprocesseurs (Intel 8008). Les performances n'ont depuis cessé d'augmenter, que ce soit en termes de fréquence de fonctionnement, de puissance de calcul, ou d'intégration (un processeur actuel intègre plusieurs centaines de millions de transistors). Dans le domaine de l'électronique analogique RF et microondes, le Silicium s'est cependant rapidement retrouvé incapable d'atteindre les performances recherchées par les industriels, qui se sont alors tournés vers les composés III-V, bien plus rapides mais dont le coût est élevé. Cependant, depuis le début des années 90 et l'explosion auprès du grand public du marché des télécommunications, d'importants efforts de recherche ont été consentis afin d'améliorer les performances fréquentielles des transistors sur Silicium, ceci afin de permettre la réalisation de circuits bon marchés et pouvant fonctionner à des fréquences élevées. Nous allons maintenant présenter les différents types de composants actifs réalisés sur Silicium, en nous intéressant tout d'abord à la diode PN.

### III. Le semiconducteur monocristallin : le Silicium

Comme nous l'évoquions précédemment, le Germanium (Ge) a été préféré au Silicium (Si) pour la fabrication des premiers dispositifs semiconducteurs du fait de sa purification relativement plus aisée. Mais sa mauvaise tenue au-dessus de 70°C et sa rareté ont amené les technologues à se tourner vers le Silicium. Ainsi, de nos jours, le Germanium ne représente qu'un pourcent des semiconducteurs utilisés en électronique intégrée moderne.

Le Silicium, quant à lui, est très répandu sur la planète sous forme de silice (SiO<sub>2</sub>). Isolé la première fois en 1823 par Berzelius, le semiconducteur Silicium est maintenant bien connu et son processus d'extraction et de traitement bien maîtrisé. Ainsi, des substrats exempts de tout défaut sont maintenant industriellement obtenus, permettant la réalisation de « wafers » d'un diamètre pouvant désormais atteindre 300 mm (les premiers wafers produits ne mesuraient qu'un pouce de diamètre, soit moins de 30 mm). Le Silicium est donc le meilleur candidat des semiconducteurs monocristallins pour la réalisation de dispositifs électroniques intégrés.

### III.1. La diode PN [I-03]

Dès la fin des années 50, l'une des premières structures intégrées sur substrat Silicium est la jonction PN. Cette jonction est formée par la mise en présence au sein d'un même cristal de Silicium de deux zones dopées différemment : l'une de type N, l'autre de type P.

Le principe de base de fonctionnement de la jonction PN a été couramment utilisé dans les premières réalisations de circuits intégrés sur substrat Silicium, et ces diodes sont encore de nos jours mises en œuvre pour le redressement du courant alternatif, l'écrêtage, ou la détection de signaux HF.

### III.1.1. Diode non polarisée

Dans la zone de contact entre les deux types de semiconducteurs, et en l'absence de champ électrique extérieur, les électrons libres (beaucoup plus nombreux dans la région N) diffusent d'abord vers la région P en laissant derrière eux des ions positifs. Dans le même temps, les trous (majoritaires dans la région P) diffusent vers la région N en laissant derrière eux des ions négatifs. La jonction présente ainsi certains caractères d'un condensateur chargé : une

charge +Q étant localisée du côté N et une charge –Q se situant du côté P, formant une zone dite de charge d'espace dans laquelle règne un champ électrique  $\overrightarrow{E_{es}}$  dirigé de la région N vers la région P (voir Figure I-1).



Figure I-1 : Diode PN

Sous l'effet du champ électrique  $\overrightarrow{E_{es}}$  créé dans la zone de charge d'espace, tout porteur minoritaire (trou de la région N ou électron de la région P) qui aborde la jonction est propulsé de l'autre côté. Ce mouvement de porteurs minoritaires génère un courant Is extrêmement faible allant de la région N à la région P. Les porteurs majoritaires (trous de la région P ou électrons de la région N) qui abordent la jonction vont, à l'opposé, être repoussés vers leur point de départ, à moins que l'agitation thermique leur communique une énergie suffisante pour traverser la zone de charge d'espace. Le mouvement de ces porteurs majoritaires forme un courant Im allant de la région P vers la région N. Le courant total étant nul, on peut donc en déduire que le courant des porteurs majoritaires compense exactement celui des porteurs minoritaires.

#### III.1.2. Diode polarisée en direct

Si maintenant on applique à la jonction PN une tension positive (le pôle positif de la source de tension est relié à la région de type P, le pôle négatif à la région de type N) telle que représentée sur la Figure I-2, un champ électrique  $\overrightarrow{E_{ex}}$  est créé dans le sens du courant et s'oppose au champ interne  $\overrightarrow{E_{es}}$ . Si le champ électrique externe  $\overrightarrow{E_{ex}}$  est beaucoup plus important que  $\overrightarrow{E_{es}}$ , alors la barrière de potentiel due à la jonction PN est surmontée.

Les électrons vont circuler de la région N vers la région P et les trous de manière inverse. Ce phénomène crée alors un courant important : la jonction conduit, elle est dite polarisée dans le sens passant ou direct. On note également que la résistance série devient très faible.



Figure I-2 : Diode polarisée en direct

### III.1.3. Diode polarisée en inverse

Dans le cas contraire où l'on inverse la tension aux bornes de la diode, la jonction est dite bloquée ou polarisée en inverse. En effet, si on inverse la polarisation, le champ électrique  $\overrightarrow{E_{ex}}$  possède une orientation identique à celle du champ interne  $\overrightarrow{E_{es}}$ , ce qui a pour conséquence d'augmenter la barrière de potentiel de la jonction, comme indiqué sur la Figure I-3.



Figure I-3 : Diode polarisée en inverse

Les électrons libres de la région N ne peuvent plus diffuser vers la région P. La jonction ne laisse passer aucun courant significatif ; la résistance série qu'elle présente est très élevée, mais pas infinie. Il existe un certain courant dit courant inverse dépendant de la température.

### III.2. Le transistor bipolaire à jonction (TBJ, ou BJT) [I-04, I-05]

Du principe fondamental de diffusion électronique naît, dès le début des années 60, le transistor bipolaire qui est composé de deux jonctions PN tête-bêche (Figure I-4) distantes de quelques microns à quelques dizaines de microns. Il s'agit d'un empilement dans lequel la région de type P (pour un transistor NPN) ou N (pour un transistor PNP) qui sépare les deux jonctions forme la base (B) du transistor. Les deux régions, de même type de conductivité, constituent l'émetteur (E) et le collecteur (C). Par construction l'émetteur est plus fortement dopé et la jonction base-émetteur présente les caractéristiques d'une diode Zener. Le collecteur est au contraire plus faiblement dopé, et la jonction collecteur-base se comporte comme une diode classique.



Figure I-4 : Transistors bipolaires NPN et PNP

En l'absence de tensions appliquées entre les électrodes du transistor NPN, les diodes baseémetteur et base-collecteur sont bloquées, et le courant moyen circulant dans chaque jonction est nul. Le transistor présente alors deux zones de charge d'espace de dimensions comparables : une à la jonction émetteur-base, l'autre à la jonction collecteur-base (Figure I-5).



Figure I-5 : Transistor bipolaire non-chargé

Si on applique une tension entre collecteur et émetteur, seul un courant inverse est créé du fait qu'au moins une des deux jonctions PN est toujours polarisée en inverse. Pour obtenir un courant assurant le fonctionnement du transistor, il faut polariser séparément l'une ou l'autre des jonctions. Si on applique une tension positive sur le collecteur et négative sur l'émetteur, il faut polariser la jonction base/émetteur dans le sens passant selon la Figure I-6.



Figure I-6 : Sens des courants dans un transistor bipolaire

Lorsque la jonction base-émetteur d'un transistor est passante et sa jonction base-collecteur bloquée, on dit que le transistor est polarisé dans la région active. Sous l'effet des tensions appliquées, la zone de charge d'espace à la jonction collecteur-base va s'élargir, tandis que celle de la jonction base-émetteur va rétrécir.

La jonction base-émetteur étant polarisée dans le sens direct, l'émetteur injecte une grande quantité de porteurs (électrons) vers la base, augmentant ainsi la concentration en porteurs minoritaires dans cette région de type P. Sous l'action du champ électrique créé dans la jonction base-collecteur polarisée en inverse, tout électron qui aborde cette jonction est propulsé dans le collecteur et s'y recombine à un trou pour contribuer au courant de collecteur.

Il s'agit ici de la caractéristique principale de l'effet transistor : un fort courant traverse une jonction polarisée en inverse du fait de la proximité d'une jonction polarisée dans le sens passant. Cela suppose que la longueur de diffusion des électrons dans la base soit grande visà-vis de l'épaisseur de base, de manière à réduire les chances de recombinaison électron-trou dans la base. L'effet transistor ne peut donc exister qu'à condition que l'épaisseur de la base soit faible. Le fonctionnement du transistor PNP est analogue à celui du transistor NPN, si ce n'est que les tensions de polarisation et les rôles des électrons et des trous sont inversés.

En technologie intégrée un transistor bipolaire est généralement caractérisé par 2 caractéristiques principales : le nombre  $n_E$  et la longueur  $L_E$  des émetteurs (la largeur  $W_E$  étant en principe fixée par le procédé technologique utilisé). On parlera, par exemple, d'un transistor 4 x 10  $\mu$ m pour un transistor à 4 émetteurs, chacun ayant une longueur de 10  $\mu$ m (voir Figure I-7).



Figure I-7 : Dessin des masques d'un transistor bipolaire NPN à 4 émetteurs

Les transistors bipolaires ont rapidement remplacé les diodes qui composaient jusqu'alors les cellules de base des circuits logiques. Dans ces derniers, les transistors peuvent fonctionner selon 2 stratégies différentes :

Saturée : les transistors, lorsqu'ils sont conducteurs, passent à la saturation et sont traversés par un courant maximal. La famille TTL (Transistor Transistor Logic), commercialisée en 1964 par Texas Instruments (famille 54/74), est certainement la plus connue des familles logiques à stratégie saturée. Elle exploite un transistor multiémetteurs en entrée et un montage totem-pôle en sortie. L'intégration de diodes à effet Schottky dans la logique TTL en a considérablement amélioré les performances (famille 54S/74S), tant du point de vue vitesse que du point de vue nombre de transistors. La famille TTL a servi de référence, en particulier en matière de niveaux logiques. A son époque, elle a imposé comme niveaux logiques 0 et 1 le 0V et le 3.5V pour une alimentation en +5V. Actuellement la logique TTL représente moins de 1% du marché et sa production n'a plus pour vocation que la maintenance d'anciens systèmes.

- Non-saturée : pour réussir à rebloquer les transistors plus rapidement, on a imaginé de leur interdire de se saturer. Ceci a permis de créer des familles fonctionnant à des fréquences bien plus élevées qu'avec une stratégie saturée. On citera notamment la famille ECL (Emitter Coupled Logic) qui est basée sur un couplage par les émetteurs des transistors. Elle a été créée en 1963 par Motorola sous le nom de MECL (Motorola ECL), et reste encore très performante de nos jours en terme de vitesse.

En électronique analogique, l'effet transistor a d'abord été utilisé pour la synthèse de sources de courant, jusqu'alors réalisées avec des éléments discrets. La topologie de base de cette nouvelle génération de sources de courant est le miroir de courant, dont le schéma est donné sur la Figure I-8.



Figure I-8 : Miroir de courant

Les avancées technologiques ont permis au transistor bipolaire à jonction, depuis sa création, de pouvoir être utilisé dans des applications analogiques rapides et à faible bruit jusqu'à une dizaine de GHz. Nous citerons ici la réalisation d'un amplificateur faible bruit monolithique à deux étages présentant un gain de 15 dB à 1,9 GHz et un facteur de bruit associé de 2,3 dB [I-06]. Le circuit incluant les éléments de polarisation ne consomme que 5,2 mW avec une alimentation de 3V.

On note également que des circuits de base de systèmes de communication tels que des générateurs de fréquence à boucle à verrouillage de phase fonc-tionnant autour de 7.3 GHz et présentant un bruit de phase inférieur à -100dBc/Hz à 100 kHz d'offset de la porteuse ont ainsi pu être conçus [I-07].

### III.3. Le transistor bipolaire à hétérojonction (TBH, ou HBT) SiGe

L'idée d'utiliser un alliage de Silicium et de Germanium pour la réalisation d'un transistor n'est pas récente, puisqu'elle a été envisagée par Shockley dès 1948. Néanmoins, en raison des difficultés à faire croître des mailles de SiGe exemptes de défauts sur du Silicium, toute réalisation était impossible avant les vingt dernières années. IBM a été le premier à utiliser cette technologie à partir de la fin des années 80 pour la production de circuits destinés essentiellement au marché des communications.

La différence fondamentale entre un transistor bipolaire conventionnel à jonction Si et un transistor bipolaire à hétérojonction SiGe se situe au niveau de la base, seule partie du transistor faisant appel à l'utilisation de Germanium. Le transistor bipolaire à hétérojonction est donc en fait un transistor à double hétérojonction (DHBT) Si/SiGe.

En effet, ce dispositif comporte, dans le cas d'un transistor NPN, d'une part une hétérojonction émetteur-base de type n-Si/p-SiGe, et d'autre part une hétérojonction base-collecteur p-SiGe/n-Si. Pour plus de commodité, nous continuerons à l'appeler simplement transistor bipolaire à hétérojonction SiGe. La Figure I-9 présente la structure, vue en coupe, d'un tel transistor.


Figure I-9 : Transistor bipolaire à hétérojonction SiGe

Le Germanium, qui possède une largeur de bande interdite réduite par rapport au Silicium, est généralement déposé avec une concentration graduellement décroissante à travers la base (voir Figure I-10) afin de créer un champ électrique qui va permettre d'accélérer les porteurs minoritaires transitant par cette base.



Figure I-10 : Structure de bandes des transistors à homojonction et à hétérojonction

Cette différence de largeur de bande interdite crée une discontinuité de la bande de valence au niveau de l'interface Si/Si<sub>x</sub>Ge<sub>1-x</sub> ( $\Delta E_V = 150$  meV pour x=0.2). Il est alors possible de doper fortement la base, et ainsi d'augmenter les performances fréquentielles du transistor.

Les avantages liés à l'utilisation de l'hétérojonction sont multiples : les électrons et les trous possèdent une mobilité plus élevée dans SiGe que dans Si, ce qui favorise d'une part la réduction des temps de transit (mobilité électronique) et d'autre part une résistance de base faible (mobilité des trous). Ces deux caractéristiques combinées permettent d'obtenir de bonnes performances fréquentielles. Une réduction de la valeur de la résistance de base permet en outre de réduire le bruit généré par le transistor.

Par rapport à un transistor bipolaire à jonction Si, il va être possible d'améliorer, pour un courant de collecteur donné, la fréquence de transition pour obtenir un composant capable de fonctionner à des fréquences plus élevées pour une consommation identique. L'autre possibilité va être de réaliser un procédé où les performances fréquentielles ne seront pas améliorées de façon très significative, mais où la consommation en courant sera réduite, ce qui est résumé sur la Figure I-11. C'est notamment la voie qu'a suivi Philips pour le développement de son procédé BiCMOS SiGe QUBIC4G [I-08] qui cible les applications RF jusqu'à 20 GHz.



Figure I-11 : Evolution de la fréquence de transition en fonction du courant de collecteur pour des transistors bipolaires à jonction Si et à hétérojonction SiGe

Cependant, l'un des points faibles des premiers transistors à hétérojonction était leur faible tension d'avalanche  $BV_{CE0}$ , de l'ordre de 3.6V, qui rendait, jusqu'à il y a quelques années, impossible leur utilisation dans des applications analogiques de puissance.

La conception de transistors pour ce type d'applications est contrainte par une caractéristique appelée « limite de Johnson » [I-09] : en raison des limites fondamentales d'un matériau en terme de mobilité des porteurs et de génération d'avalanche, le produit de la fréquence de transition par la tension d'avalanche  $BV_{CE0}$  reste quasiment constant. Rappelons que la fréquence de transition notée  $f_T$  est définie comme étant la fréquence pour laquelle le gain en courant vaut 1. La fréquence maximale d'oscillation, notée  $f_{max}$ , est la fréquence à laquelle le gain en puissance vaut 1. En raison de la limite de Johnson, et pour répondre aux besoins d'un maximum de marchés potentiels, les technologies SiGe s'orientent désormais pour une même génération de procédé lithographique, vers deux voies distinctes : une variante hautes performances avec des collecteurs faible épaisseur permettant d'atteindre de hautes fréquences de fonctionnement, et une variante avec des TBHs moins rapides mais avec des  $B_{VCE0}$  améliorés pour des applications d'amplification de puissance. Néanmoins, même avec ces optimisations, les possibilités des TBHs SiGe pour les applications de forte puissance restent limitées, et dans tous les cas inférieures à ce qu'il est possible d'obtenir avec des composés III-V.

Des publications faisant état de TBHs SiGe possédant des fréquences de transition supérieures à 200 GHz [I-10, I-11] permettent aux technologies Silicium qui disposent d'un coût, d'une capacité d'intégration, et de rendements en fabrication qui sont clairement à leur avantage, d'empiéter sur un marché autrefois totalement dévolu aux composés III-V. IBM a notamment proposé un multiplexeur 4 voies vers 1 opérant à 108 Gbits par seconde [I-12]. Des applications sont également proposées pour les systèmes numériques, Infineon ayant réalisé en 2003 un diviseur de fréquence cadencé à 110 GHz avec son procédé bipolaire SiGe [I-13]

De plus, aujourd'hui, un nouveau type de transistor bipolaire à hétérojonction SiGe a vu le jour. Il s'agit de transistors bipolaires dont la base est constituée de l'alliage classique SiGe dopé au carbone C (SiGe:C), ce dernier permettant de réduire l'épaisseur de la base tout en augmentant significativement les dopages possibles en Bore (élément de la colonne III utilisé pour obtenir le dopage de type P de la base) et en Germanium.

Il est en effet prouvé que la présence de carbone dans la base SiGe de tels transistors limite le phénomène de diffusion des impuretés dopantes (en général du Bore). Cette diffusion se produit suite aux hautes températures mises en jeu lors d'étapes suivant la croissance de la couche SiGe encapsulée. Le dopage par des molécules de carbone permet en outre de diminuer encore la résistance R<sub>B</sub> présentée par la base des transistors, se traduisant donc par une augmentation des performances fréquentielles par rapport à son homologue à base SiGe, mais aussi par une augmentation du gain associé et une diminution de son facteur de bruit minimum [I-14].

Ce procédé a d'ores et déjà atteint le stade de l'industrialisation dans des procédés à très hautes performances, plusieurs fondeurs proposant des bibliothèques contenant ce type de TBH [I-15, I-16].

## III.4. Le transistor MOS [I-17]

Parallèlement à l'évolution du transistor bipolaire, et bien que leur concept soit imaginé dès 1928 par J.E. Lilienfield, les circuits intégrés MOS (Metal Oxyde Semiconductor) ne voient le jour que vers 1962. Le transistor MOS est un composant actif appartenant à la famille des transistors à effet de champ qui sont des transistors unipolaires puisque, à la différence des transistors bipolaires, le courant n'est créé que par la diffusion d'un seul type de porteurs (soit N, soit P). Les transistors à effet de champ se caractérisent par le fait que le courant circule dans un canal en surface du semiconducteur, l'intensité de ce courant étant contrôlée par application d'un champ électrique perpendiculaire. Le schéma de principe d'un transistor à canal N ou NMOS est donné sur la Figure I-12.



Figure I-12 : Vue en coupe d'un transistor NMOS

Les grilles ont longtemps été constituées par un métal tel que l'aluminium, d'où l'appellation Métal (aluminium) - Oxyde (SiO<sub>2</sub>) - Semiconducteur (Silicium). Actuellement, celles-ci sont réalisées en polysilicium dopé, permettant ainsi des traitements à haute température (supérieure à 1000 °C) que n'autorisait pas l'aluminium dont la température de fusion est de 600°C. La dénomination MOS a néanmoins été conservée.

Pour caractériser un transistor en technologie intégrée, on indique généralement le nombre de doigts dans le cas d'un transistor multigrilles, sa largeur totale de grille (la largeur de chaque doigt étant alors égale au rapport de la largeur totale  $W_G$ , également appelé développement, sur le nombre de doigts  $n_G$ ) et sa longueur  $L_G$ . Par exemple un transistor à 4 doigts de développement 40 µm désigne un transistor à 4 grilles, chacune d'une largeur de 40/4=10 µm. Si la longueur n'est pas précisée c'est qu'il s'agit de la longueur nominale du précédé technologique utilisé.



Figure I-13 : Dessin des masques d'un transistor NMOS intégré à 4 doigts de grille

Si on applique à la structure présentée précédemment une tension positive sur le drain et négative sur la source, alors les jonctions PN sont bloquées et aucun courant ne circule dans le canal. Si maintenant on polarise progressivement la grille par une tension positive, les trous sont repoussés de la surface sous la grille. Aucun courant  $I_{DS}$  ne circule ; le transistor MOS est dit bloqué ou ouvert. Pour une certaine tension permettant de vaincre la barrière de potentiel présentée à la jonction PN (substrat/source), appelée tension de seuil V<sub>T</sub>, des électrons sont injectés vers l'interface Si/SiO<sub>2</sub>.

Ces électrons, sous l'influence du champ électrique créé par la tension  $V_{DS}$  positive, sont poussés vers le drain créant ainsi un canal dit de conduction entre la source et le drain donnant ainsi naissance à un courant  $I_{DS}$ . Le transistor est alors dit conducteur ou fermé.

Ainsi à V<sub>DS</sub> fixé :

- $V_{GS} \le V_T$ :  $I_{DS} = 0 \rightarrow$  le transistor MOS est bloqué
- $V_{GS} > V_T : I_{DS} \neq 0 \rightarrow$  le transistor MOS est conducteur

Le transistor MOS est donc un dispositif qui, en fonction d'une tension appliquée entre grille et source, module le débit des porteurs et donc la valeur du courant entre la source et le drain.

Le même raisonnement peut être appliqué pour caractériser les transistors MOS à canal P (PMOS).

Ainsi, d'un point de vue logique, un transistor MOS est un interrupteur ouvert ou fermé selon la tension  $V_{GS}$  qui lui est appliquée. Bon nombre de cellules logiques de base sont réalisées en utilisant des transistors à canal N ou à canal P. Ces nouvelles technologies assurent une haute intégration des circuits intégrés logiques. Avec l'arrivée de la filière CMOS (Complementary MOS) qui consiste à disposer sur une même plaquette des transistors NMOS et PMOS, cette densité d'intégration est encore accrue tout en augmentant la possibilité de complexité des circuits. Les puces ainsi conçues présentent une puissance dissipée nettement plus faible que les circuits MOS, tout en possédant une immunité au bruit beaucoup plus élevée. C'est pourquoi Intel a utilisé la filière CMOS pour réaliser ses premiers microprocesseurs. Les applications de la filière CMOS sont nombreuses. Actuellement les mémoires représentent la catégorie de circuits intégrés numériques la plus fabriquée.

D'un point de vue analogique, la filière CMOS est essentiellement utilisée pour réaliser des fonctions simples telles que l'amplification à paires différentielles ou le filtrage à capacités commutées. Et désormais, du fait des importantes avancées technologiques, il est tout à fait possible de réaliser des fonctions microondes en technologie CMOS.

La littérature scientifique rapporte notamment la réalisation dès 1987 d'un amplificateur filtrant autour de 900 MHz présentant un gain en puissance de 17 dB avec un facteur de bruit proche de 6 dB pour une consommation de 78 mW [I-18].

En 2000, un amplificateur faible bruit en technologie CMOS 0.5µm présentant un gain en transmission de 19 dB à 1,5 GHz et un facteur de bruit proche de 2 dB est proposé [I-19]. Plus récemment, cette filière a permis de proposer des amplificateurs à très faible consommation [I-20], ou même des transceivers (intégration sur une même puce des parties RF d'émission et de réception, cette architecture permet d'éviter la redondance des fonctions communes et facilite l'accord en fréquence qui est alors réalisé simultanément en émission et en réception) complets destinés essentiellement au marché des réseaux locaux sans fil de type WiFi [I-21].

## III.5. La filière BiCMOS [I-22]

Pour compléter cette présentation succincte des différentes filières technologiques usuellement implantées sur substrat Silicium, nous évoquons maintenant la filière BiCMOS. Comme son nom le laisse penser, celle-ci consiste à implémenter sur le même substrat Silicium à la fois des transistors bipolaires et des transistors MOS. Cette filière, mise en place dès la fin des années 60, permet d'obtenir un haut niveau d'intégration combiné à une consommation statique faible spécifique de la technologie CMOS et une amplification de courant élevée.

La filière BiCMOS a été activement développée pour les applications numériques entre les années 70 et 90, époque à laquelle les circuits CMOS fonctionnaient avec une alimentation de 5 V. Elle a notamment été utilisée dans les mémoires statiques et dynamiques avec des temps d'accès de quelques nanosecondes. Intel y a également eu recours pour la réalisation de ses premiers processeurs Pentium<sup>™</sup>. Néanmoins, depuis le début des années 90, les tensions d'alimentation pour les circuits CMOS ont été revues à la baisse grâce aux progrès technologiques réalisés, réduisant ainsi l'écart de performances entre transistors MOS et bipolaires en termes de temps de commutation. De ce fait, le passage par des transistors bipolaires pour les applications numériques ne se justifiait plus et a été progressivement abandonné.

Cependant, un autre intérêt non négligeable et croissant de cette filière est la possibilité d'implémenter sur un même substrat des fonctions mixtes analogiques/numériques. Ainsi des convertisseurs analogiques-numériques (CAN) et des convertisseurs numériques-analogiques (CNA) performants ont pu être réalisés pour des chaînes de réception dans des systèmes de télécommunication.

Enfin, même pour les applications purement analogiques, l'intérêt de disposer d'un procédé BiCMOS est indéniable, notamment dans l'optique de la réalisation de systèmes sur puce (ou System On Chip). La partie numérique est alors réalisée en technologie CMOS, et la partie analogique RF en technologie bipolaire ou grâce à une combinaison CMOS/bipolaire. Une étude récente portant sur la conception de front-ends (partie d'un récepteur assurant le traitement du signal RF et sa translation en bande de base) pour des communications WCDMA en technologies RF-CMOS et BiCMOS SiGe a confirmé l'intérêt de pouvoir combiner les avantages des deux technologies : le circuit en technologie BiCMOS consomme moins de courant (23.3 mA contre 24.5 mA) que celui en RF-CMOS, présente un gain supérieur (96.6 dB contre 45.9 dB), et un meilleur facteur de bruit (3 dB contre 5.3 dB) [I-23]. Même si dans les deux cas les spécifications ont été satisfaites, on constate ici l'intérêt de disposer d'une filière combinant les différentes technologies disponibles sur Silicium.

## III.6. Les substrats Silicium traités

Alors que les procédés CMOS atteignent désormais des longueurs de grille de 65nm, les substrats Silicium traditionnels se rapprochent de leurs limites fondamentales. Les technologies Silicium sur isolant (SOI) et Silicium contraint, que nous allons maintenant présenter, permettent de repousser ces limites, aussi bien en termes de mobilité des porteurs que de courants de fuite. Elles présentent de plus l'avantage d'être compatibles l'une avec l'autre, permettant ainsi de combiner les avantages de chacune pour réaliser des circuits à très hautes performances. Les industriels ont d'ores et déjà commencé à les exploiter à grande échelle, essentiellement pour réaliser des microprocesseurs.

III.6.1. Le Silicium sur isolant (Silicon On Insulator) [I-24, I-25]

Un wafer SOI possède une couche d'isolant, généralement de l'oxyde de Silicium ou du verre, prise en sandwich entre 2 couches de Silicium cristallin pur comme présenté sur la Figure I-14.

L'adjonction d'une couche d'oxyde a principalement pour objectif d'accroître l'isolation électrique et de réduire la capacité de jonction entre les composants et le substrat. Les temps de transit étant ainsi réduits, les circuits réalisés sont plus rapides, tout en fonctionnant avec un niveau de bruit et une consommation électrique réduits.



Figure I-14 : Composition d'un substrat SOI

Ce type de wafer peut être réalisée grâce à deux principaux procédés : SIMOX (Separated by Implanted Oxygen) et « bonding », qui sont présentés sur la Figure I-15.

Le procédé SIMOX est le plus ancien. Il repose sur le dopage par implantation d'ions oxygène dans le substrat. Ces ions vont ensuite se combiner avec le Silicium pendant une phase de recuit qui permet de fixer la couche d'oxyde enterré (Buried OXyde ou BOX). Les caractéristiques de cette couche d'oxyde peuvent être contrôlées en agissant sur les paramètres de l'implantation : énergie et quantité d'ions oxygène implantés, et température du recuit. Ce procédé présente l'avantage d'être relativement simple, néanmoins le Silicium obtenu présente de nombreux défauts et une rugosité importante au niveau de l'interface.

Le procédé UNIBOND (ou SMART-CUT<sup>TM</sup>) a fait l'objet d'un brevet du LETI en 1992, et il est actuellement exploité par la société SOITEC. Il repose sur la réalisation du report par recuit d'un wafer de Silicium sur lequel on aura fait croître une couche d'oxyde sur un wafer de Silicium pur. Après ce recuit, le wafer de Silicium oxydé est découpé, puis une étape de polissage permet de fixer l'épaisseur finale de la couche supérieure de Silicium.

Le wafer découpé peut alors être réemployé pour la réalisation de nouveaux substrats SOI. Ce procédé requiert plus d'étapes que le précédent, mais permet de réaliser des films minces de Silicium à la surface du wafer, ainsi que des couches de BOX ultrafines, le tout avec des volumes de production importants et une qualité de substrat améliorée.



Figure I-15 : Procédés de fabrication d'un substrat SOI

On peut classer les technologies SOI en 3 grandes catégories en fonction de l'épaisseur de la couche de Silicium à la surface du wafer :

- Le SOI à couche épaisse (typiquement la couche supérieure de Silicium a une épaisseur supérieure à 500 nm) est généralement utilisé pour implémenter une technologie CMOS à pseudo-substrat, qui met à profit la couche d'oxyde enterré et des tranchées entre les composants pour les isoler les uns des autres. Le comportement électrique des composants sur SOI couche épaisse est identique à celui qu'ils auraient sur un substrat Silicium standard car la couche de Silicium est suffisamment épaisse pour permettre la connexion des puits (puit P pour les NMOS, puit N pour les PMOS). Son principal intérêt par rapport à un substrat brut est de permettre la réalisation de transistors bipolaires PNP verticaux.
- Le SOI à couche fine (50 à 500 nm) est un substrat SOI partiellement déplété, la couche supérieure de Silicium restant encore suffisamment épaisse pour empêcher une déplétion totale de la couche de Silicium sous la grille de transistors. Contrairement au SOI couche épaisse, le substrat interne, appelé corps et correspondant aux puits, n'est pas connecté et reste flottant. La réalisation de transistors partiellement déplétés permet d'augmenter significativement les fréquences de fonctionnement.
- Le SOI à couche ultra-fine (moins de 50 nm) est un substrat SOI totalement déplété, la couche de Silicium étant tellement fine qu'elle est totalement déplétée de porteurs sous la grille du transistor, et cette zone déplétée s'étend jusqu'à la couche d'oxyde enterré. Les transistors totalement déplétés peuvent fonctionner à des températures élevées (jusqu'à 300°C) et les tensions de seuil des MOSFETs sont faibles. Cependant, ces transistors sont sujets au phénomène d'autoéchauffement car le volume disponible pour dissiper la chaleur est fortement réduit par la présence de l'oxyde qui agit comme un isolant thermique.

Grâce à l'isolation électrique quasi-parfaite entre les différents composants, les effets de latchup (mise en conduction de structures PNPN parasites dans un circuit CMOS, liée par exemple à la présence de courants de fuite) ne peuvent plus avoir lieu sur des substrats SOI. De même, l'effet d'antenne est lui aussi fortement limité du fait de la disparition du « trajet » entre la grille du transistor et le substrat. Rappelons que cet effet est lié à une accumulation de charges à certains nœuds d'un circuit au cours de sa réalisation en fonderie, particulièrement pendant les phases de gravure, d'implantation ionique, ou toute autre opération faisant intervenir un plasma. La décharge brutale de ces charges dan le substrat peut conduire à la destruction de certains composants, notamment les transistors MOS.

L'apparition des premiers transistors SOI remonte à 1964. Historiquement, la technologie CMOS SOI était plus particulièrement dédiée aux applications spatiales et militaires en raison de son immunité aux radiations. De plus, jusqu'aux années 90, les progrès importants réalisées avec les technologies CMOS sur Silicium ne justifiaient pas forcément l'emploi du SOI. Aujourd'hui, cette technologie s'est largement démocratisée car les limites des procédés classiques commencent à être atteintes, les courants de fuites des transistors MOS devenant de plus en plus grands à mesure que les longueurs de grille sont réduites comme c'est le cas à chaque nouvelle génération de procédé CMOS. Plusieurs fabricants (IBM, Motorola, ...) font appel au SOI pour la réalisation de microprocesseurs, mais il peut aussi servir à la réalisation de fonctions RF mixtes analogiques-numériques, de puissance, ou lorsque de hautes températures de fonctionnement sont nécessaires. Cette technologie permet de plus, grâce à une réduction de la capacité de jonction des transistors, d'améliorer la consommation électrique des systèmes.

On notera un cas particulier du SOI : le SOS (Silicon On Saphire), qui consiste à remplacer le substrat de Silicium et l'oxyde du SOI par un substrat isolant en saphir. Ce substrat est plus particulièrement destinée dans les applications spatiales et militaires nécessitant des substrats possédant une très forte immunité aux rayonnements (substrats durcis).

Par le passé, l'obstacle principal à la popularisation du SOI était la difficulté à obtenir des substrats de haute qualité, c'est à dire avec une couche d'oxyde très pure, en gros volumes. Désormais, le procédé SOI a atteint sa maturité dans le domaine du numérique, et l'on s'attend à ce qu'il remplace progressivement les substrats Silicium conventionnels pour les applications analogiques RF.

On retiendra également la possibilité de réaliser des transistors bipolaires PNP verticaux sur des couches épaisses de SOI [I-26]. L'isolation entre les composants se faisant alors par la réalisation de tranchées verticales, comme on peut le voir sur la Figure I-16, l'intégration de transistors bipolaires NPN et PNP (bipolaire complémentaires) avec des composants CMOS afin de composer une filière BiCMOS SOI est relativement simple.



Figure I-16 : Procédés de fabrication d'un substrat SOI

Dans les technologies bipolaires conventionnelles, les transistors bipolaires PNP sont généralement lents et présentent une résistance et une capacité parasite importantes car ils sont réalisés avec 2 diodes PN latérales dos-à-dos.

Avec un procédé BiCMOS SOI, le transistor bipolaire PNP peut-être vertical, comme le sont généralement les transistors NPN. Leurs performances s'en trouvent alors fortement améliorées et permettent d'envisager la réalisation de circuits numériques bipolaires avec des très hautes performances, ainsi que de nouvelle topologies de circuits analogiques.

Plusieurs sociétés sont déjà engagées dans le développement de procédés BiCMOS SOI [I-27] et des applications ont été rapportées dans le domaine des communications [I-28] et des drivers de disques durs [I-29].

#### III.6.2. Le Silicium contraint [I-30]

La réduction régulière des dimensions des transistors sur Silicium est désormais en passe d'atteindre un seuil critique. En effet, on estime qu'après la génération CMOS 65 nm, le substrat Silicium classique aura atteint ses limites en termes de mobilité des porteurs et de courants de fuite de grille.

Les générations 130 nm et 90 nm font d'ailleurs déjà appel à des substrats traités et le recours à de tels procédés semble inévitable si les industriels veulent continuer à suivre la loi de Moore dans les années à venir.

Comme nous venons de le voir, le procédé SOI permet d'accroître l'isolation électrique et de réduire la capacité de jonction entre les composants et le substrat. Ceci permet de réduire les temps de transit et donc de réaliser des circuits plus rapides, tout en réduisant le bruit et la consommation électrique.

Une seconde solution pour améliorer les performances consiste à utiliser un Silicium contraint, celui-ci présentant une mobilité des porteurs supérieure à un Silicium conventionnel grâce à des distances interatomiques plus grandes. Une distorsion biaxiale du réseau cristallin modifie la structure électronique de bande, ce qui améliore jusqu'à 50% la mobilité des électrons et des trous.

Les cristaux de Silicium et de Germanium possèdent des structures de maille identiques. En théorie, il est donc possible d'aligner un réseau de Silicium sur un échantillon de Germanium. En pratique cette manipulation est néanmoins impossible car les atomes de Germanium sont plus gros et plus espacés de 4.2% que les atomes de Silicium, ce qui conduit à de trop nombreux défauts dans le cristal obtenu.

La solution consiste à utiliser un alliage Silicium-Germanium comme échantillon de base, la valeur de sa constante de maille étant intermédiaire entre celle du Silicium et celle du Germanium et dépendant des proportions de chacun des éléments. La Figure I-17 schématise la composition d'un substrat contraint.



Figure I-17 : Composition d'un substrat de Silicium contraint

La première étape de fabrication va donc consister à faire croître sur un wafer de Silicium une couche tampon de SiGe dont la concentration en Germanium sera nulle au contact du substrat, et augmentera graduellement jusqu'à une proportion pouvant atteindre 50% au sommet de la couche. Cette augmentation graduelle de la concentration de Germanium a pour but de réduire les dislocations et autre défauts pouvant apparaître dans la structure cristalline.

Sur cette couche tampon, on fait croître une seconde couche de SiGe dont la concentration en Germanium, et donc la constante de maille, est identique à celle obtenue au sommet de la couche directement inférieure. Aucune contrainte n'apparaît donc sur ce niveau, qui est pour cette raison qualifié de détendu (relaxed).

Enfin, on dépose au dessus du SiGe détendu la couche finale de Silicium pur. Les atomes de cette dernière vont alors s'aligner naturellement avec ceux de la couche de SiGe détendu et se retrouver plus espacés que dans un cristal simple, créant ainsi la couche qualifiée de contrainte, car étirée dans les 2 dimensions horizontales.

Des travaux sont également menés pour ne réaliser de contrainte que dans une dimension, ce qui doit permettre d'améliorer encore les performances obtenues avec des circuits utilisant un substrat contraint.

Cette technique peut être combinée avec l'utilisation d'un substrat SOI afin de créer des subtrats SGOI (Silicon Germanium on Insulator) et s-SOI (strained Silicon On Insultor, également appelé SSDOI pour Strained Silicon Directly On Insulator).[I-31]. Dans ce dernier cas, le substrat contraint est retournée et collé sur un substrat SOI, puis on retire toutes les couches jusqu'au Silicium contraint (voir Figure I-18).



Figure I-18 : Composition de substrats SGOI et sSOI

Ces procédés sont notamment utilisés pour réaliser les microprocesseurs de dernière génération chez Intel, AMD et Motorola. IBM utilise pour sa part le GeOI pour développer des photodétecteurs pour des applications dans l'optoélectronique intégrée.

# IV. Les semiconducteurs III-V [I-32]

Dès le début des années 70, et surtout après 1974, on a envisagé d'utiliser des semiconducteurs III-V afin d'atteindre des performances en fréquence au-delà de celles obtenues avec les circuits en Silicium. Ces composés intermétalliques sont des alliages de corps de valence III et V qui se comportent comme des semiconducteurs de valence IV tels que le Silicium ou le Germanium. Les semiconducteurs III-V les plus intéressants sont ceux qui présentent une bande interdite plus large et dont la mobilité des porteurs est importante. Ils ont donc une faible durée de vie des porteurs, ce qui leur permet de fonctionner à des fréquences plus élevées.

Les deux principaux semiconducteurs utilisés de nos jours pour la réalisation de circuits intégrés sont d'une part l'Arséniure de Gallium (AsGa) et d'autre part le Phosphure d'Indium (InP).

Le Tableau I-1 donne, en comparaison à celles du Silicium et du Germanium, les principales propriétés physiques et chimiques de l'AsGa et de l'InP.

	Si	GaAs	InP
Bande d'énergie interdite à 300K (eV)	1.12	1.43	1.29
Permittivité (pF.cm <sup>-1</sup> )	11.5	12.5	14
Conductivité thermique (W.cm <sup>-1</sup> .K <sup>-1</sup> )	1.5	0.45	1
Mobilité des électrons à 300K pour une concentration de 10 <sup>16</sup> .cm <sup>-3</sup>	1400	6500	4500
$(cm^2.V^{-1}.s^{-1})$			
Mobilité des trous à 300K pour une concentration de 10 <sup>16</sup> .cm <sup>-3</sup>	480	400	150
$(cm^2.V^{-1}.s^{-1})$			
Vitesse maximale des électrons (transport stationnaire) $(10^7 \text{ cm.s}^{-1})$	1	2	3
Vitesse de saturation des électrons (transport stationnaire) $(10^7 \text{ cm.s}^{-1})$	1	1	1
Champ électrique de saturation de la vitesse des électrons (kV.cm <sup>-1</sup> )	20	3.5	10

Tableau I-1 : Comparaison des principales du Silicium et des deux principaux composés III-V

## IV.1. L'Arséniure de Gallium [I-33]

L'Arséniure de Gallium (AsGa) est le premier semiconducteur III-V à s'être rapidement imposé grâce à ses caractéristiques physico-électriques (voir Tableau I-1). On note que la grande bande d'énergie interdite de l'AsGa permet d'envisager des composants actifs très peu sensibles à la température. Néanmoins, la haute mobilité des électrons par rapport aux trous et la grande difficulté à contrôler une interface isolant/AsGa rendent impossible la réalisation de transistors MOS et ont conduit au choix d'un transistor à effet de champ à désertion contrôlée par une barrière Schottky (MESFET).

### IV.1.1. Le MESFET [I-34]

Le MESFET (Metal Semiconductor Field Effect Transistor) sur AsGa est un composant actif discret qui a vu le jour au cours des années 70.

Il possède une structure plane composée d'une couche conductrice de type N, appelée couche active, épitaxiée sur le substrat semi-isolant AsGa, et deux types de contacts métalliques : ohmique pour le drain et la source, et Schottky pour la grille. La jonction ohmique est une jonction métal/semiconducteur résistive obtenue en surdopant l'AsGa (n+) autour de la zone de contact afin d'obtenir un travail de sortie inférieur à celui du métal, autorisant ainsi une circulation omnidirectionnelle du courant à travers la jonction. La jonction Schottky est une jonction métal/AsGa n, à l'interface de laquelle se forme une barrière de potentiel pour les électrons, correspondant à la différence de travail de sortie positive entre métal et semiconducteur. On obtient ainsi une diode Schottky au niveau de la grille du transistor.

La Figure I-19 représente en coupe un tel transistor.



Figure I-19 : Vue en coupe d'un MESFET AsGa

Si, en laissant le drain ouvert, on polarise la grille positivement par rapport à la source connectée à la masse, un courant  $I_G$  traverse la barrière Schottky. On peut alors prévoir que le courant de grille traversant cette dernière sera d'autant plus élevé que la tension directe  $V_{GS}$  le sera.

Dans le cas du fonctionnement normal du transistor à effet de champ (TEC), la grille est polarisée négativement par rapport à la source, toujours connectée à la masse, et le courant qui la traverse est alors très faible (de l'ordre de quelques picoampères). Une zone désertée de tout porteur se crée alors sous la grille dans la zone active. C'est la zone de charge d'espace.

Cette zone est d'autant plus profonde que la tension  $V_{GS}$  est négative. Si on applique alors une tension positive sur le drain, un champ électrique  $E_{DS}$  va se former et ainsi créer un courant électronique circulant entre le drain et la source. Ce courant ne pouvant circuler dans la zone de charge d'espace sous la grille, celui-ci va donc circuler dans la fraction restante de la zone active non dépeuplée de porteurs. La Figure I-20 montre ces caractéristiques.



Figure I-20 : Polarisation du MESFET AsGa

A  $V_{DS}$  fixée, on peut bloquer le passage du courant  $I_{DS}$  en augmentant  $V_{GS}$  de manière à ce que la zone dépeuplée atteigne le bas de la couche active, créant ainsi un bouchon de courant. La tension pour laquelle le canal est bloqué est la tension de seuil, notée  $V_T$ .

Ainsi, à V<sub>DS</sub> fixée :

- $V_{GS} \le V_T$  :  $I_{DS} = 0 \rightarrow$  le transistor est bloqué
- $V_T < V_{GS} \le 0$  :  $I_{DS} \ne 0 \rightarrow$  le transistor est passant

Nous sommes donc bien en présence de l'effet de champ : la modulation du courant entre source et drain est obtenue par l'application d'une tension entre la grille et la source.

Ces transistors fonctionnant avec des tensions de grille négatives sont dits Normally-On ou à désertion. Il est possible de réaliser des transistors qui, même à tension de grille nulle, ne laissent passer aucun courant. Ces transistors fonctionnent avec des tensions de grille positives et sont alors dits Normally-Off ou à enrichissement.

Les MESFET à désertion étant les premiers transistors sur substrat AsGa réalisés avec suffisamment de reproductibilité, ils sont à la base des premiers circuits intégrés logiques sur AsGa.

La première logique, introduite par Ch. Liechti et R. Van Tuyl en 1974, est la logique appelée BFL (Buffered FET Logic). Elle est à comparer avec la logique ECL sur Silicium (voir paragraphe III.2). Pour réduire la consommation sans perte de vitesse et pour aboutir ainsi à une haute intégration, il faut réaliser des structures à faibles tensions de seuil en utilisant par exemple l'étage translateur de tension présent dans la logique BFL comme étage d'entrée de la porte logique. C'est Rockwell qui présente cette logique à base de MESFET à désertion et de diodes de type Schottky à travers la logique SDFL (Schottky Diode FET Logic) qui est très proche de la logique à diodes sur Silicium. Une autre solution consiste à utiliser des MESFET à enrichissement qui fonctionnent avec des tensions de seuil positives, ce qui permet de limiter l'excursion logique (environ 0,5V) du fait que le niveau logique baut est fixé par la tension de coude de la jonction Schottky de grille. Il s'agit ici de la logique DCFL (Direct Coupled FET Logic), très simple (proche de la logique NMOS sur Silicium), rapide et consommant très peu (moins de 0,5 mW par porte) du fait de l'utilisation d'une seule tension d'alimentation. Le Tableau I-2 donne les principales performances comparées des logiques BFL 2/3 diodes, SDFL 1 diode et DCFL.

PERFORMANCES		BFL	SDFL	DCEI
		2/3 diodes	1 diode	DCFL
Excursion logique	(V)	2 à 2,5	0,6 à 1,5	0,5
Temps de propagation	(ps)	100 à 60	200 à 80	120 à 80
Puissance consommée	(mW)	10 à 40	2 à 5	0,05 à 0,5
Densité d'intégration	(portes/mm <sup>2</sup> )	200	500	100 à 1000

Tableau I-2 : Comparaison des performances des logiques à base de MESFET AsGa

Les applications directes de ces logiques sont, par exemple, les mémoires rapides ou des circuits de traitement du signal. Nakayama propose notamment, en 1983, un multiplieur parallèle 16x16 bits assurant la fonction en moins de 11 ns [I-35].

En électronique analogique, le MESFET AsGa est utilisé pour les fonctions classiques jusqu'à 5 GHz : amplification faible bruit, filtrage, oscillateurs, mélangeurs...

On note ainsi la réalisation d'un amplificateur MMIC à faible bruit à MESFET AsGa à ions implantés présentant à la fréquence de 1,9 GHz un gain de 13,5 dB avec un facteur de bruit égal à 1 dB [I-36]. Ces transistors ont également été utilisés à l'IRCOM pour la réalisation d'un filtre récursif MMIC sélectif. Ce filtre, fonctionnant à 7 GHz et possédant une bande passante à -3 dB de 140 MHz, présente un gain de 5,5 dB pour un facteur de bruit de 5,5 dB [I-37].

Enfin, pour être complet, on peut évoquer ici les propriétés optiques du MESFET AsGa. En effet, la structure de bande directe (le minimum de la bande de conduction et le maximum de la bande de valence sont obtenus pour la même valeur du vecteur d'onde k) permet au MESFET d'être également utilisé pour la photodétection [I-38]. Nous ne rentrerons pas ici dans le détail du mécanisme, mais nous gardons à l'esprit cette application potentielle des MESFET AsGa.

Grâce aux progrès constants réalisés en matière de technologie de fabrication et de physique des structures semi-conductrices complexes, une nouvelle génération de composants MESFET dits à hétérojonction voit le jour dès les années 80.

## IV.1.2. Le transistor à effet de champ à hétérojonction

Le MESFET à hétérojonction est un transistor à effet de champ dont la couche active est constituée d'une hétérojonction (jonctions où se trouvent juxtaposés deux semiconducteurs différents). La présence de celle-ci permet de séparer spatialement les électrons et les impuretés ionisées afin d'augmenter le phénomène de transport électronique. Le plus souvent, ces hétérojonctions sont en accord de maille cristalline. C'est le cas de la jonction GaAlAs(dopé N)/GaAs(non dopé) qui compose la couche active des transistors à effet de

champ à hétérojonction dits "conventionnels" : les HEMT (High Electron Mobility Transistor).

#### IV.1.3. Le HEMT

THALES (ex Thomson-CSF) et Fujitsu introduisent simultanément ce type de transistor GaAlAs(N)/GaAs(non dopé) au début des années 80 sous deux appellations différentes : le HEMT (High Electron Mobility Transistor) et le TEGFET (Two-dimensional Electron Gas Field Effect Transistor). La Figure I-21 donne en coupe la structure d'un tel transistor.



Figure I-21 : Vue en coupe d'un HEMT GaAlAs/GaAs

La couche GaAlAs dopée N, à grand gap de 1,8 eV, est dite barrière, et se situe au-dessus d'une couche d'AsGa non dopée à gap plus faible (1,42 eV). A l'équilibre thermodynamique, les électrons de la couche GaAlAs sont transférés dans la couche d'AsGa. Au niveau de la jonction, du côté AsGa, se crée alors un puit de potentiel, dû à la séparation entre électrons et donneurs ionisés. Les électrons étant séparés spatialement des impuretés ionisées, leur mobilité  $\mu_n$  est plus élevée que s'ils étaient dans un simple canal dopé comme dans la structure MESFET classique.

Les performances en fréquence de transition, facteur de bruit et gain associé de ces dispositifs sont donc nettement supérieures à celles du MESFET. Ainsi peut-on trouver dans la littérature des articles décrivant, dès 1987, la réalisation d'amplificateurs faible bruit présentant sur la bande 34,25-35,75 GHz un gain de 17 dB avec un facteur de bruit associé de 3 dB [I-39].

En 1990, des amplificateurs distribués sont conçus et présentent sur la bande 5-60 GHz un gain de 8 dB associé à un facteur de bruit inférieur à 4 dB dans la bande Ka (26-40 GHz).

Cependant, ces performances sont limitées par la faible valeur de discontinuité de la bande de conduction  $\Delta E_C$  à l'interface GaAlAs/AsGa ( $\Delta E_C \approx 0.15 \text{ eV}$ ) qui induit une faible densité de charges accumulées dans l'AsGa de l'ordre de 0,8.10<sup>16</sup> m<sup>-2</sup>. D'autres structures sont donc apparues pour augmenter cette densité de charge. Il s'agit des structures dites pseudomorphiques.

#### IV.1.4. Le P-HEMT

Il s'agit ici de remplacer la couche active AsGa des HEMT par une couche d'InGaAs en désaccord de maille avec le substrat semi-isolant AsGa et la barrière GaAlAs.

Cependant, pour une couche mince (de 15 à 20 nm) d'InGaAs à faible teneur d'Indium (de 15 à 20%), les contraintes dues au désaccord des mailles cristallines sont de l'ordre du pourcent et restent donc dans les limites élastiques du réseau. La croissance d'une telle couche est dite pseudomorphique, et a donné le nom de P-HEMT (Pseudomorphic HEMT) aux transistors qui l'utilisent. La Figure I-22 montre un tel transistor en coupe.



Figure I-22 : Vue en coupe d'un P-HEMT GaAlAs/InGaAs/GaAs

Le fonctionnement de ces structures est identique à celui du HEMT conventionnel. La discontinuité de la bande de conduction  $\Delta E_C$  à l'interface GaAlAs/InGaAs est plus élevée que dans le HEMT conventionnel ( $\Delta E_C \approx 0.3$  eV), ce qui a pour conséquence d'augmenter la densité de charges dans le canal qui devient alors supérieure à 1,5.10<sup>16</sup> m<sup>-2</sup>.

Ces transistors peuvent ainsi présenter des fréquences de transition supérieures à 150 GHz et des fréquences maximales d'oscillations supérieures à 350 GHz, tout en assurant un facteur de bruit très acceptable.

De cette façon, dès 1995, un amplificateur de puissance à deux étages fonctionnant à 90 GHz présentait une puissance de sortie disponible de l'ordre de 175 mW [I-40]. En 2001, un oscillateur commandé en tension est proposé pour fonctionner sur une bande de 3 GHz autour de 30 GHz [I-41]. Cet oscillateur, présentant une puissance de sortie de 10 dBm a l'avantage d'avoir un faible bruit de phase (-78 dBc/Hz) à 100 kHz d'offset de la porteuse. Enfin, il faut préciser que la technologie P-HEMT du fondeur OMMIC [I-42] est utilisée pour la plupart des applications de filtrage actif microonde sur AsGa étudiées à l'IRCOM [I-43], [I-44].

#### IV.1.5. Le transistor bipolaire à hétérojonction

L'utilisation d'une hétérojonction grand gap/petit gap comme jonction émetteur/base d'un transistor bipolaire permet d'en améliorer les performances.

Sur AsGa, l'hétérostructure la plus répandue est l'hétérojonction GaAlAs/GaAs, réalisée à l'origine par épitaxie en phase liquide. A la différence du transistor bipolaire à hétérojonction sur Silicium qui utilise un dopage par Germanium de la base, c'est l'émetteur AsGa qui est ici dopé par de l'aluminium. Ainsi, l'émetteur en GaAlAs possède un gap plus grand que l'AsGa qui compose la base. La discontinuité de bande de valence au niveau de la jonction émetteur/base qui en résulte a pour conséquence de bloquer l'injection des trous de la base vers l'émetteur et permet ainsi de doper très fortement la base afin de réduire la résistance série de celle-ci. La Figure I-23 donne la topologie en coupe d'un transistor bipolaire à hétérojonction GaAlAs/GaAs.



Figure I-23 : Vue en coupe d'un transistor bipolaire à hétérojonction GaAlAs/GaAs

Les performances fréquentielles des TBH GaAlAs/GaAs sont très bonnes. Certaines conceptions ont permis d'atteindre des fréquences de transition supérieures à 295 GHz et des fréquences maximales d'oscillations supérieures à 1 THz [I-45]. En revanche, même si les facteurs de bruit sont meilleurs que pour une structure homojonction, ils restent supérieurs à ceux des transistors à effet de champ. Néanmoins, par rapport à ces derniers, les TBHs ont l'avantage de posséder une densité de puissance supérieure et de meilleures fréquences maximales d'oscillation et de transition. De ce fait, leur principale application aux fréquences microondes concerne l'amplification de puissance. Dès 1994, un article présentait un amplificateur à base de TBH GaAlAs/GaAs pouvant fournir 1W dans la bande Ku (12,4-18,0 GHz) avec un rendement en puissance ajoutée de 72% à 12 GHz [I-46]. Quatre années plus tard, on pouvait trouver un amplificateur à TBHs cascodés délivrant 3 W dans la bande 8-14 GHz avec un rendement en puissance ajoutée de 40% [I-47]. Plus récemment, un amplificateur fonctionnant dans la bande 140-220 GHz a également été conçu. Cet amplificateur à un seul étage présente un gain maximal de 3 dB à 185 GHz [I-48].

## IV.2. Le Phosphure d'Indium

Le second semiconducteur III-V le plus usité derrière l'AsGa est le Phosphure d'Indium (InP). Les composants actifs réalisés sur substrat InP sont classiquement construits à partir d'hétérostructures.

#### IV.2.1. Le HEMT

De la même manière que sur AsGa, il est possible de réaliser des transistors à effet de champ à hétérostructure sur InP. La famille  $Ga_{1-x-y}In_yAl_xAs$  étant en accord de maille sur InP, il est possible d'épitaxier une structure AlInAs (grand gap, dopé N<sup>+</sup>) au-dessus de GaInAs (faible gap, non dopé). La Figure I-24 représente en coupe un HEMT sur InP.



Figure I-24 : Vue en coupe d'un HEMT GaInAs/InP

La discontinuité de bande de conduction obtenue au niveau de l'hétérojonction est alors de  $\Delta E_C \approx 0.55$  eV. Cette discontinuité de bande combinée avec la haute mobilité électronique du GaInAs (de l'ordre de 1 m<sup>2</sup>.V<sup>-1</sup>.s<sup>-1</sup>) combinée avec le dopage de la barrière AlInAs qui peut atteindre 10<sup>19</sup> cm<sup>-3</sup> (contre 2.10<sup>18</sup> cm<sup>-3</sup> pour le GaAlAs) permet d'atteindre des fréquences de transition supérieures à 300 GHz et des fréquences maximales d'oscillation supérieures à 600 GHz [I-49], pour un facteur de bruit proche de 1 dB à 60 GHz. Ainsi peut-on trouver des articles relatant la réalisation, d'une part d'un amplificateur de moyenne puissance délivrant entre 40 et 50 mW de puissance en sortie sur la bande 75-110 GHz avec un rendement en puissance ajoutée minimal de 6% [I-50], et d'autre part, d'un amplificateur faible bruit présentant à 183 GHz un gain de 24 dB associé à un facteur de bruit inférieur à 5,5 dB [I-51]. Ces HEMT peuvent également être utilisés pour réaliser des fonctions de multiplexage et démultiplexage pour des applications de communications à très hauts débits à 100 Gb/s [I-52].

## IV.2.2. Le Transistor Bipolaire à Hétérojonction

La structure bipolaire à hétérojonction sur substrat InP utilise l'hétérostructure AlInAs/InGaAs/InGaAs ou AlInAs/InGaAs/InP en accord de maille sur l'InP pour former l'émetteur d'un transistor tel que le décrit la Figure I-25. Le qualificatif « mesa » de ce transistor (mot espagnol signifiant table ou plateau) est dû à la forme de la base.

Les avantages de ces structures sont essentiellement liés aux meilleures propriétés de transports de la famille des matériaux InP, mais également à une tension de seuil, une vitesse de recombinaison en surface et une résistivité thermique plus faibles.



Figure I-25 : Vue en coupe d'un transistor bipolaire mesa à hétérojonction AlInAs/InGaAs

Le faible bruit de phase et les performances fréquentielles de ces structures (des TBHs InP avec une fréquence de transition supérieure à 500 GHz [I-53] ou une fréquence maximale d'oscillation supérieure à 1 THz [I-54] ont été présentés) ont donné lieu à de nombreuses publications ces dernières années. On trouve notamment la réalisation d'un oscillateur commandé en tension (OCT) différentiel pour les réseaux à fibres optiques fonctionnant sur la bande 13,75-21,5 GHz et présentant un bruit de phase de –87,6 dBc/Hz à 1 MHz d'offset de la porteuse [I-55]. On trouve également des multiplexeurs à 120Gb/s et démultiplexeurs à 110 Gb/s [I-56].

L'application principale de ces fonctions réalisées sur substrat InP est cependant l'optoélectronique. En effet, de par l'accord de maille entre l'InGaAs et l'InP, il est possible d'intégrer sur InP des photodiodes InGaAs à faible gap, compatibles pour la détection des longueurs d'ondes de 1,30  $\mu$ m à 1,55  $\mu$ m. Ainsi, de telles photodiodes couplées avec des préamplificateurs distribués à base de transistors bipolaires à hétérojonction peuvent constituer des photorécepteurs fonctionnant sur une bande de 47 GHz [I-57] qui s'accordent donc complètement avec les systèmes de communications optiques de nouvelle génération capables de travailler jusqu'à des taux de 65 Gb/s.

Enfin, on notera que des travaux sont en cours sur le développement de nouveaux types de transistors bipolaires à double hétérojonction InP/GaAsSb/InP [I-58] ( $f_T$  et  $f_{max}$  supérieurs à 300 GHz, BV<sub>CE0</sub> supérieur à 6V) ou InGaAlAs/GaAsSb/InP [I-59] qui semblent posséder un certain potentiel.

## V. Technologies émergentes

Afin de compléter cette présentation des différentes technologies intégrées, nous abordons maintenant les technologies dites émergentes. Plus précisément, nous discutons ici de deux substrats semiconducteurs permettant d'étendre l'utilisation des dispositifs électroniques, d'une part dans le domaine des hautes températures du fait de leur grande bande interdite, et d'autre part dans le domaine des fortes puissances du fait de leur fort champ de claquage. Il s'agit du Carbure de Silicium (SiC) et du Nitrure de Gallium (GaN).

## V.1. Le Carbure de Silicium

Le Carbure de Silicium est connu et exploité depuis plus d'un siècle pour ses excellentes propriétés mécaniques (dureté) et sa forte résistance aux températures ainsi qu'aux agents chimiques corrosifs. Mais ce n'est qu'à partir des années 60 que ses propriétés semiconductrices vont être mises en avant et pressenties pour les applications électroniques dans le domaine des hautes températures, des hautes fréquences nécessitant de fortes puissances, et dans le domaine des composants destinés à fonctionner en milieu hostile (espace, environnements radioactifs). Les avancées technologiques ont permis de réaliser la plupart des dispositifs électroniques sur Carbure de Silicium : transistors MOS fonctionnant jusqu'à 650°C, diodes de puissance de 5900 V [I-60], et surtout MESFET. C'est en effet vers ce dernier dispositif que se sont rapidement orientées toutes les recherches. Ainsi, en 1996, un MESFET polarisé en classe B et possédant un développement total de grille de 0,7 µm x 332 µm a pu fournir à 1,8 GHz une puissance de sortie de 28,6 dBm au point de compression à -1 dB, avec un rendement en puissance ajoutée de 50,4 % [I-61]. Si les publications présentant les caractéristiques en puissance DC et HF des MESFET sont nombreuses, les applications directes de ceux-ci sont plus rares. THALES propose cependant en 2001 un amplificateur de type "push-pull" fonctionnant sur la bande UHF 470-870 MHz et présentant sous un gain en puissance de 6 dB, une puissance de sortie de 33 W [I-62]. L'application visée avec cet amplificateur est le marché de la Télévision Numérique Terrestre.

Bien que l'on s'attende à une explosion du marché avant la fin de la décennie, les industriels sont relativement lents à mettre en place une filière SiC en raison des investissements importants que cela nécessite. Ainsi, jusqu'à l'annonce en 2004 par Cree de l'accès à son service de fonderie [I-63], et à l'exception de composants pour l'optoélectronique (diodes électroluminescentes et lasers), seules des diodes Schottky étaient réellement disponibles en volumes importants.

En France, depuis 1999, les principaux laboratoires universitaires travaillant sur le Carbure de Silicium (INPG, INSA, Université Claude Bernard de Lyon, CNRS, THALES, LETI) coordonnent leurs efforts avec des industriels (Norton, ST Microelectronics, THALES) au sein d'un programme national baptisé "Alternative SiC" afin de mettre en place une filière industrielle [I-64].

Parallèlement à ces études sur le MESFET, les recherches s'orientent désormais aussi vers la réalisation de transistors bipolaires à homojonction sur SiC, qui semblent très prometteurs dans le domaine de l'amplification de puissance dans la mesure où ces derniers permettent d'obtenir de meilleurs densités de courants, une plus grande fiabilité, et de plus hautes tensions de fonctionnement, tout en étant moins sensibles aux radiations. On citera par exemple la réalisation d'un TBJ présentant une densité de courant de collecteur de 150 A.cm<sup>-2</sup> à  $V_{CE0} = 5$  V [I-65], ou une application à la conception d'un amplificateur délivrant 215 W et fonctionnant en classe A autour de 450 MHz [I-66].

## V.2. Le Nitrure de Gallium

Le Nitrure de Gallium (GaN) est un nouveau semiconducteur à grande bande interdite (3,43 eV à 300 K) et surtout à structure de bande directe, propice aux applications optiques. Cette propriété a permis, dès 1970, de fabriquer la première diode électroluminescente bleue. Mais les difficultés technologiques ont initialement ralenti le développement de ce semiconducteur. Ce n'est qu'au début des années 1990 que des diodes électroluminescentes bleues fiables ont pu être réalisées et commercialisées dès 1993, ce qui a représenté un événement mondial et a poussé de très nombreux laboratoires à travailler très activement sur ce nouveau semiconducteur.

Son intérêt dans le domaine de l'électronique de puissance l'a aussi rapidement propulsé comme un des principaux sujets de recherche en semiconducteur des années 90.

Ce semiconducteur n'étant encore, au niveau des applications en électronique, qu'au stade de la recherche, il est difficile de brosser un tableau de l'état de l'art de celui-ci. Les premières générations de transistors semblent notamment souffrir d'une dégradation prématurée de leurs caractéristiques. On peut tout de même citer la réalisation d'un transistor de type HEMT capable de délivrer une puissance de 3 W/mm à 18 GHz [I-67], et plus récemment un HEMT disposant d'une densité de puissance de 9.4 W/mm à 10 GHz [I-68]. Au niveau des réalisations, on notera la conception d'un oscillateur commandé en tension capable de délivrer 2.7 W sur une bande d'accord fréquentiel de 13% autour de 3 GHz [I-69], et d'un LNA présentant un gain de 10.9 dB pour un facteur de bruit de 1.6 dB autour de 6 GHz et pour un IIP<sub>3</sub> de 13dBm [I-70].

Ces premiers résultats présagent d'un bel avenir quant à l'utilisation du candidat GaN pour des applications microondes de puissance, avec notamment des applications dans les stations de base pour la téléphonie mobile [I-71].

Enfin, de par ses propriétés optoélectroniques, le GaN est également un très bon candidat pour la réalisation de photodétecteurs rapides [I-72, I-73].

# VI. Conclusion

Dans ce chapitre, nous avons dressé un état de l'art des différentes filières technologiques disponibles pour la réalisation de circuits intégrés électroniques numériques, analogiques et microondes, d'abord sur substrat Silicium puis sur Arséniure de Gallium et Phosphure d'Indium. Nous avons pu ainsi mettre en avant les différentes performances acquises ou attendues tant au niveau fréquentiel qu'au niveau du bruit ou de la puissance des différentes filières. Le Tableau I-3 donne en résumé, pour chaque principale filière, leurs avantages significatifs, leurs principales applications ainsi que leur domaine d'utilisation fréquentielle.

COMPOSANT	MATERIAU	AVANTAGES	APPLICATIONS PRINCIPALES	FREQUENCES D'UTILISATION (GHz)
MOSFET	Si	. Faible consommation statique . Haute intégration	. Amplificateur	0,5 à 5
BIPOLAIRE	Si	. Fort courant de sortie	. Amplificateur . Oscillateur	1 à 10
MESFET	AsGa	. Faible bruit	<ul> <li>Amplificateur</li> <li>Filtrage</li> <li>Oscillateur</li> <li>Photodétection</li> </ul>	1 à 30
HEMT	AsGa	. Faible bruit de phase	. Amplificateur de puissance . Filtrage . Oscillateur	10 à 100
	InP	. Faible bruit	. Applicateur de puissance ou faible bruit	10 à 200
	Si	. Faible bruit . Compatible avec CMOS	. Amplificateur et filtre faible bruit . Oscillateur	1 à 30
BIPOLAIRE A HETEROJONCTION	AsGa		. Amplificateur de puissance . Oscillateur	10 à 250
	InP	. Faible bruit	. Oscillateur . Photodétection . Photoréception	10 à 70

Tableau I-3 : Domaines d'utilisation des différentes filières présentées

Cette étude confirme également que le Silicium, au travers de ses filières CMOS et BiCMOS Si et surtout SiGe, est devenu un très bon candidat pour la réalisation de circuits intégrés radiofréquences, sa limitation principale étant sa trop faible tension de claquage  $BV_{CE0}$  par rapport aux composés III-V pour les applications de puissance. Néanmoins, la compacité, la faible consommation électrique, le coût plus réduit des circuits sur Silicium, leurs bonnes performances en bruit, ainsi que la possibilité de combiner sur un même substrat des transistors MOS et bipolaires, en font un substrat incontournable pour les industriels dont les applications visent les marchés des télécommunications et des réseaux sans-fil qui explosent depuis le milieu des années 90. En outre, le développement du transistor à hétérojonction SiGe et les bonnes performances obtenues grâce à ce composant aura eu une conséquence inattendue, puisque c'est en partie grâce à lui que les études sur les transistors à hétérojonction à base d'Arséniure de Gallium ou de Phosphure d'Indium ont connu un important regain d'intérêt.

Au niveau des composés III-V, l'AsGa se destine désormais essentiellement à la réalisation de circuits travaillant sur de fortes puissances, tandis que l'InP, handicapé par des coûts de productions très élevés, reste réservé aux applications à très hautes fréquences que les technologies AsGa ne peuvent pas encore satisfaire à l'heure actuelle.

La Figure I-26 présente quelques marchés potentiels des technologies Silicium. Les filières BiCMOS Si et SiGe se destinent principalement aux applications nécessitant une fréquence de fonctionnement élevée, une faible consommation, une bonne linéarité, et un bruit réduit. La filière RF CMOS Si se destinera plutôt à des applications moins exigeantes au niveau des performances, mais à très faible consommation et à prix réduit.



Figure I-26 : Applications possibles des technologies CMOS et BiCMOS sur Silicium

Dans le second chapitre, nous allons nous intéresser à la conception de structures de filtres récursifs en technologie BiCMOS Si. Nous décrirons, dans un premier temps, le principe des filtres récursifs et transversaux, Nous étudierons les différentes structures préalablement proposées dans la littérature, avant de présenter les topologies que nous avons conçues. Nous verrons ensuite comment implémenter ce type de filtre sur Silicium pour réaliser des structures d'ordre un ou supérieur.

# **BIBLIOGRAPHIE**

## [I-01] H. LILEN

"Une brève histoire de l'électronique" *Editions Vuibert, 2003* 

#### [I-02] J.G. BRAINERD, T.K. SHARPLESS

"The ENIAC"

Proceedings of the IEEE, vol. 87, n° 6, June 1999, pp. 1031-1041

## [I-03] J. BLOT

"Les transistors – Eléments d'intégration des circuits analogiques" Dunod, 1995

## [I-04] J. ENCINAS

"Circuits Intégrés Silicium Bipolaires" Techniques de l'Ingénieur, Traité d'Electronique, E 2425, Sept. 1991

## [I-05] J. DE PONTCHARRA

"Transistors Bipolaires Intégrés" *Techniques de l'Ingénieur, Traité d'Electronique, E 2427, Nov. 1998* 

## [I-06] J. J. KUCERA, U. LOTT

"Low-Power Silicon BJT LNA for 1.9 GHz" IEEE Microwave And Guided Wave Letters, vol. 8, n. 3, March 1998, pp. 136-137

# [I-07] G. RITZBERGER, J. BOCK, H. KNAPP, M. REST, L. TREITINGER, A.L. SCHOLTZ

"7.35 GHz PLL frequency synthetiser in 0.8  $\mu$ m silicon bipolar production technology"

Electronics Letters, vol. 37, n° 15, 19 Juil. 2001, pp. 955-956

## [I-08] P. DEIXLER, R. COLCLASER, D. BOWER, N. BELL, et al

"QUBIC4G : a  $f_T/f_{max} = 70/100$  GHz 0.25µm low power SiGe-BiCMOS production technology with high quality passives for 12.5 Gb/s optical networking and emerging wireless applications up to 20 GHz"

Bipolar/BiCMOS Circuits and Technology Meeting 2002 Proceedings, 29 Sept. – 1 Oct. 2002, pp. 201-204

#### [I-09] E.O. JOHNSON

Physical limitations on frequency and power parameters of transistors *RCA Review*, *vol. 26, June 1965, pp. 163-177* 

## [I-10] B. JAGANNATHAN et al.

"Self-aligned SiGe NPN transistors with 285 GHz fmax and 207 GHz ft in a manufacturable technology"

*IEEE Electron Device Letters, vol. 23, n° 5, May 2002, pp. 258-260* 

## [I-11] J. S. RIEH et al

"SiGe HBTs with cutoff frequency of 350 GHz" 2002 Internatioal Electron Devices Meeting Technical Digest, San Francisco, USA, Dec. 8-11, 2002, pp. 771-774
#### [I-12] M. MEGHELLI

"A 108 Gb/s 4:1 multiplexer in 0.13µm SiGe-bipolar technology"
2004 IEEE International Solid-State Circuits Conference, Feb. 2004, vol. 1, pp. 236-237

#### [**I-13**]

"Infineon's SiGe record"

III-Vs Review, vol. 16, n° 6, Aug. 2003, p.11

#### [I-14] G. NIU

"SiGe and SiGe:C HBT Technology"

31<sup>st</sup> European Microwave Conference, London, UK, Workshop on Advanced Silicon Technology for the Next Wireless, Sept. 28<sup>th</sup>, 2001

#### [I-15] P. DEIXLER, A. RODRIGUEZ, W. DE BOER, H. SUN et al

"QUBIC4X : A fT/fmax=130/140 GHz SiGe:C-BiCMOS Manufacturing Technology with Elite Passives for Emerging Microwave Applications" *Bipolar/BiCMOS Circuits and Technology, 13-14 Sept. 2004, pp. 233-236* 

### [I-16] H. BAUDRY, B. SZELAG, F. DELEGLISE, M. LAURENS, J. MOURIER, F. SAGUIN, G. TROILLARD, A. CHANTRE, A. MONROY

"BiCMOS7RF : a highly manufacturable 0.25µm BiCMOS RF applications-dedicated technology using non selective SiGe :C epitaxy" *Bipolar/BiCMOS Circuits and Technology Meeting*, *28-30 Sept. 2003, pp. 207-210* 

#### [I-17] R. MICOLET

"Circuits Intégrés Silicium MOS" Techniques de l'Ingénieur, Traité d'Electronique, E 2430

#### [I-18] C.-Y. WU, S.-Y. HSIAO

"The Design of a 3-V 900 MHz CMOS Bandpass Amplifier" IEEE Journal of Solid-State Circuits, vol. 32, n° 2, Feb. 1997, pp. 159-168

#### [I-19] A. MAHMUD, S. EL-GHAZALY

"A 1.5 GHz Fully-Monolithic CMOS LNA and Its Noise Behaviour" 30<sup>th</sup> European Microwave Conference, Paris, France, 2000

#### [I-20] K. OHSATO, T. YOSHIMASU

"Internaly matched, ultralow DC power consumption CMOS amplifier for L-band personal communications" IEEE Microwave and Wireless Components Letters, vol 14, n° 5, May 2004, pp. 204-206

...

[I-21] M. ZARGARI, M. TERROVITIS, S.H.-M. JEN, B.J. KACZYNSKI,LEE MEELAN, M.P. MACK, S.S. MEHTA, S. MENDIS, K. ONODERA,H. SAMAVATI, W.W. SI, K. SINGH, A. TABATABEI, D. WEBER, D.K. SU,B.A. WOOLEY

"A single-chip dual-band tri-mode CMOS transceiver for IEEE 802.11a/b/g wireless LAN"

IEEE Journal of Solid-State Circuits, vol. 39, n° 12, Dec. 2004, pp. 2239-2249

#### [I-22] A.R. ALVAREZ

"BiCMOS Technology and Applications" *Kluwer Academic Publishers*, 1993

# [I-23] B.A. FLOYD, S.K. REYNOLDS, T. ZWICK, L. KHUON, T. BEUKEMA, U.R. PFEIFFER

"WCDMA Direct-Conversion Receiver Front-End Comparison in RF-CMOS and SiGe BiCMOS"

*IEEE Transactions on Microwave Theory and Techniques, vol. 53, n° 4, April 2005, pp. 1181-1188* 

#### [I-24] J.L. PELLOIE

"Reliability Issues in SOI Technologies and Circuits" *Proceedings of the 2003 Bipolar/BiCMOS circuits and technology meeting,* pp. 151-155

#### [I-25] A.M. FLAMM

"Preliminary Feasibility Study of Silicon On Insulator (SOI) Microphones" Master of Science, Université de Pittsburg, 2004

#### [I-26] T.H. NING

"Why BiCMOS and SOI BiCMOS" *IBM Journal of Research and Development, vol. 46, n° 2-3, March/May 2002 pp.181-186* 

#### [I-27] K. WASHIO et al

"A 0.2µm 180GHz fmax 6.7ps ECL SOI/HRS Self-Aligned SEG SiGe HBT/CMOS
Technology for High Speed Digital Applications"
2000 International Electron Devices Meeting, pp. 741-744

## [I-28] S. UENO, K. WATANABE, T. KATO, T. SHINOHARA, K. MIKAMI, T. HASHIMOTO, A. TAKAI, K. WASHIO, R. TAKEYARI, T. HARADA

"A Single-Chip 10-Gb/s Transceiver LSI Using SiGe SOI/BiCMOS" ISSCC Digest of Technical Papers, 2001, pp. 82-83

#### [I-29] N. FUJII, M. KURAISHI, T. MOCHIZUKI, S. IRIKURA, T. HIROSE

"A SOI-BiCMOS 800 Mbps Write Driver for Hard Disk Drives" IEEE Custom Integrated Circuits Conference, Digest of Technical Papers, 2001, pp. 452-454

#### [I-30] M.T. CURRIE

"Strained Silicon : Engineered Substrates an Device Integration" 2004 IEEE International Conference on Integrated Circuit Design and Technology, pp. 261-268

#### [I-31] M. TELFORD

"Stretching silicon's lifespan" III-Vs review, vol 17, n° 7, Sept./Oct. 2004, pp. 36-39

#### [I-32] M. BON

"Transistors et Circuits Intégrés à hétérostructure (III-V)" *Techniques de l'Ingénieur, Traité d'Electronique, E 2450, février 1999* 

#### [I-33] E. DELHAYE

"Circuits Intégrés en Arséniure de Gallium" Techniques de l'Ingénieur, Traité d'Electronique, E 2440, 1991

#### [I-34] R. SOARES, J. GRAFFEUIL, J. OBREGON

"Applications des Transistors à Effet de Champ en Arséniure de Gallium" Collection technique et scientifique des Télécommunications, Editions Eyrolles, 1983

#### [I-35] Y. NAKAYAMA et al

"A GaAs 16 x 16 bit Parallel Multiplier" *IEEE Journal Of Solid-State Circuits, vol. SC-18, n*° 5, *Oct. 1983, pp. 599-603* 

#### [I-36] T. SAWAI et al

"A Super Low-Noise Ion-Implanted Planar GaAs MESFET MMIC Amplifier" 1996 MTT-S International Microwave Symposium Digest, 1996, vol. 2, pp. 811-814

#### [I-37] W. MOUZANNAR, L. BILLONNET, B. JARRY, P. GUILLON

"Highly Selective Novel MMIC Microwave Active Recursive Filter" 1998 RFIC Symposium Digest, 7-9 June 1998, pp. 39-42

#### [I-38] A. PAOLELLA, A. MADJAR, P.R. HERCZFELD, D. STURZEBECHER

"Optically Controlled GaAs MMIC Switch Using a MESFET as an Optical Detector" 1990 MTT-S International Microwave Symposium Digest, 1990, vol. 2, pp. 941-944

## [I-39] J.M. SCHELLENBERG, M.V. MAHER, S.K. WANG, K.G. WANG, K.K. YU "35 GHz Low Noise HEMT Amplifier" 1987, MTT-S International Microwave Symposium Digest, 1987, vol.1, pp. 441-442

# [I-40] H. WANG, Y. HWANG, T.H. CHEN, M. BIEDENDENDER, D.C. DTREIT, D.C.W. LO, G.S. DOW, B.R. ALLEN

"A W-Band Monolithic 175 mW Power Amplifier" 1995 MTT-S International Microwave Symposium Digest, 1995, vol. 2, pp. 419-422

#### [I-41] A. BOUDIAF, M. AHDJOUDJ, P. POUVIL

"Low Phase-Noise PHEMT-Based MMIC VCOs for LMDS Applications" 2001 IEEE MTT-S International Microwave Symposium Digest, vol. 3, pp. 1559-1562

#### [I-42] PROCEDE MONOLITHIQUE ED02AH

**OMMIC** 

22 Avenue Descartes – BP 15

94453 LIMEIL-BREVANNES cedex - France

#### [I-43] D. DENIS

"Outils analytiques et techniques d'amélioration des dispositifs actifs de filtrage microonde"

Thèse de Doctorat de l'Université de Limoges, mai 2002

#### [I-44] S. DARDILLAC

"Extension de la notion de compensation de pertes pour la conception de filtres actifs microondes intégrés"

Thèse de Doctorat de l'Université de Limoges, juin 2005

#### [I-45] M. RODWELL et al

"Submicron lateral scaling of HBTs and other vertical transport devices : towards THz bandwidths"

European Gallium Arsenide IC Symposium, Paris, Oct. 2000

#### [I-46] T. SHIMURA et al

"1W Ku-Band AlGaAs/GaAs Power HBTs with 72% Peak Power-Added Efficiency" 1994 MTT-S International Microwave Symposium Digest, 1994, vol. 2, pp. 687-690

#### [I-47] M. SALIB, A. GUPTA, A. EZIS, M. LEE, M. MURPHY

"A Robust 3W High Efficiency 8-14 GHz GaAs/AlGaAs Heterojunction Bipolar Transistor Power Amplifier" 1998 MTT-S International Microwave Symposium Digest, 1998, vol. 2, pp. 581-584

### [I-48] M. URTEGA, D. SCOTT, T. MATHEW, S. KRISHNAN, Y. WEI, M.J.W. RODWELL

"185 GHz Monolithic Amplifier in InGaAs/InAlAs Transferred-Substrate HBT Technology" 2001 IEEE MTT-S International Microwave Symposium Digest, vol. 3, pp.1713-1716

#### [I-49] P.M. SMITH et al

"W-Band High Efficiency InP-Based Power HEMT with 600 GHz Fmax" 1995 Microwave and Guided Wave Letters, Jul. 1995, vol. 5, pp. 230-232

#### [I-50] L. SAMOSKA, Y.C. LEONG

"65-148 GHz InP MMIC HEMT Medium Power Amplifiers" 2001 IEEE MTT-S International Microwave Symposium Digest, vol. 3, pp. 1805-1808

#### [I-51] R. RAJA et al

"A 183 GHz Low Noise Amplifier Module with 5.5 dB Noise Figure for the Conical-Scanning Microwave Imager Sounder (CMIS) Program" 2001 IEEE MTT-S International Microwave Symposium Digest, vol. 3, pp. 1955-1958

# [I-52] K. MURATA, K. SANO, H. KITABAYASHI, H. SUGITANI, S. SUBAHARA, T. ENOKI

"100-Gb/s multiplexing and demultiplexing IC operations in InP HEMT technology" *IEEE Journal of Solid-State Circuits, vol. 39, n° 1, Jan. 2004, pp. 207-213* 

#### [I-53] W. HAFEZ, JIE-WEI LAI ET M. FENG

"InP/InGaAs SHBTs with 75 nm collector and fT >500 GHz" *Electronics Letters, vol. 39, n° 20, 2003, pp. 1475-1476* 

# [I-54] Q. LEE, S.C. MARTIN, D. MENSA, R.P. SMITH, J. GUTHRIE, M.J.W. RODWELL

"Submicron transferred-substrate heterojunction bipolar transistors" *IEEE Electron Device Letters, vol. 20, n° 8, Aug. 1999, pp. 396-398* 

#### [I-55] H. DJAHANSHAHI et al

"20 GHz InP-HBT Voltage Controlled Oscillator with Wide Tuning Range" 2001 IEEE Radio Frequency Integrated Circuits (RFIC) Symposium, 20-22 May 2001, pp. 161-164

### [I-56] Y. SUZUKI, Z. AMAMIYA, Y. WADA, S. UCHIDA, H. KURIOKA, C. TANAKA, S. HIDA

"120-Gb/s multiplexing and 110Gb/s demultiplexing ICs" IEEE Journal of Solid-State Circuits, vol. 39, n° 12, Dec. 2004, pp. 2397-2402

#### [I-57] K.W. KOBAYASHI et al

"A 50 MHz to 55 GHz Multidecade InP-Based HBT Distributed Amplifier" 1997 Microwave and Guided Letters, October 1997, vol. 7, pp. 353-355

#### [I-58] M.W. DVORAK, C.R. BOLOGNESI, O.J. PITTS, S.P. WATKINS

"300 GHz InP/GaAsSb/InP Double HBTs with High Current Capability and  $B_{VCE0} \ge 6V$ "

*IEEE Electron Devices Letters, vol. 22, n° 8, Aug. 2001, pp. 361-363* 

#### [I-59] X. ZHU, D. PAVLIDIS, G. ZHAO, P. BOVE, H. LAHRECHE, R. LANGER

"First Microwave Characteristics of InGaAlAs / GaAsSb / InP Double HBTs" *IEICE Trans. Electron., vol. E86-C, n° 10, Oct. 2003, pp. 2010-2014* 

#### **[I-60] E. HUMBERT**

"Le Carbure de Silicium fait des Merveilles" Electronique International Hebdo, n° 318, 17 Sept. 1998, p. 19

#### [I-61] S.T. ALLEN et al

"Silicon Carbide MESFETs with 2 W/mm and 50% P.A.E. at 1.8 GHz" 1996 MTT-S International Microwave Symposium Digest, 1996, vol. 2, pp. 681-684

#### [I-62] F. TEMCAMANI et al

"Silicon Carbide MESFETS Performances and Applications in Broadcast Power Amplifier"

2001 IEEE MTT-S International Microwave Symposium Digest, vol. 2, pp.641-644

### [I-63] J.W. MILIGAN, J. HENNING, S.T. ALLEN, A. WARD, P. PARIKH, R.P. SMITH, A. SAXLER, Y. WU, J. PALMOUR

"Transistion of SiC MESFET technology from discrete transistors to high performance MMIC technology"

2004 International Conference on Compound Semiconductor Manufacturing Technology

#### [I-64] J. MAROUANI

"Industriels et Chercheurs veulent créer une Filière SiC en France" Electronique International Hebdo, n° 350, 20 May 1999, p.8

#### [I-65] J. ZHANG, J.H. ZHAO, P. ALEXANDROV, T. BURKE

"Demonstration of first 9.2kV 4H-SiC bipolar junction transistor" *Electronics Letters, vol. 40, n° 21, 14 Oct. 2004, pp. 1381-1382* 

#### [I-66] H. CHIH-FANG et al

"215W pulsed class A UHF power amplification based on SiC bipolar technology" 62<sup>nd</sup> Device Research Conference, 2004, 21-23 June 2004, vol. 2, pp. 2-3

#### [I-67] U.K. MISHRA, Y.-F. WU, B.P. KELLER, S. KELLER, S.P. DENBAARS

"GaN Microwave Electronics" *IEEE Transactions on Microwave Theory and Techniques, June 1998, vol. 46, n° 6, pp. 756-761* 

# [I-68] K.K. CHU, P.C. CHAO, M.T. PIZZELLA, R. ACTIS, D.E. MEHARRY, K.B. NICHOLS, R.P. VAUDO, X. XU, J.S. FLYNN, J. DION, G.R. BRANDES

"9.4-W/mm power density AlGaN-GaN HEMTs on free-standing GaN substrates" *IEEE Electron Device Letters, vol. 25, n° 9, Sept. 2004, pp. 596-598* 

# [I-69] XU HONGTAO, C. SANABRIA, A. CHINI, S. KELLER, U.K. MISHRA, R.A. YORK

"A C-band high-dynamic range GaN HEMT low-noise amplifier" IEEE Microwave and Wireless Components Letters, vol. 14, n° 6, June 2004, pp. 262-264

#### [I-70] J.B. SHEALY, J.A. SMART, J.R. SHEALY

"High Power AlGaN/GaN FET-Based VCO Sources" 2001 IEEE MTT-S International Microwave Symposium Digest, vol. 3, pp. 1427-1430

#### [I-71] E. HUMBERT

"Le GaN va assurer la relève du LDmos" Electronique International Hebdo, 17 March 2005, pp. 14-15

# [I-72] B. POTI, M.T. TODARO, M.C. FRASSANITO, A. POMARICO, A. PASSAEO,M. LOMASCOLO, R. CINGOLANI, M. DE VITTORIO

"High responsivity GaN-based UV detectors" Electronics Letters, vol. 39, n° 24, 27 Nov. 2003, pp. 1747-1749

#### [I-73] Y.-Z. CHIOU, Y.-K. SU, S.-J. CHANG, C.-H. CHEN

"GaN metal-semiconductor interface and its application in GaN and InGaN metalsemiconductor-metal photodetectors"

IEE proceedings – Optoelectronics, vol. 150, n° 2, 18 April 2003, pp. 115-118

# **CHAPITRE 2**

# **CONCEPTION ET REALISATION**

DE FILTRES RECURSIFS SUR SILICIUM

### I. Introduction

Les filtres récursifs et transversaux sont très utilisés aux basses fréquences pour des applications de filtrage numérique. Cependant Rauscher a montré en 1985 [II-01] que le concept pouvait être facilement adapté pour réaliser des filtres analogiques fonctionnant aux radiofréquences et aux microondes. Plusieurs filtres basés sur ce principe ont ainsi déjà été réalisés à l'IRCOM, mais uniquement en technologie hybride ou sur Arséniure de Gallium. Il en est de même pour la quasi-intégralité des réalisations proposées dans la littérature comme nous le verrons dans l'état de l'art proposé plus loin dans ce chapitre. Cependant, au vu des performances atteintes désormais par les technologies Silicium et des améliorations qu'elles récursifs ou transversaux sur ce substrat pourrait permettre d'atteindre des performances intéressantes comme le laissent apparaître les deux exemples déjà rapportés [II-26],[II-27].

Dans ce chapitre nous allons proposer deux réalisations de filtres récursifs. La première est un circuit récursif simple accès, d'ordre 1, à fréquence centrale fixe, réalisé autour d'une structure différentielle remplissant les fonctions d'amplification et de sommation. La seconde est une topologie récursive différentielle d'ordre deux basée sur l'approche cellulaire des filtres récursifs qui peut être accordée en gain, bande passante et fréquence centrale. Ces circuits ont été conçus dans l'environnement Cadence [II-02] en utilisant le procédé Si BiCMOS 0.25µm QUBIC4 de Philips [II-03].

Ce chapitre se divise en quatre grandes parties. Dans un premier temps, nous introduirons de façon théorique le principe, les caractéristiques et les spécificités des filtres récursifs et transversaux. Dans les deuxième et troisième temps, nous présenterons les filtres que nous avons conçus en effectuant tout d'abord quelques rappels sur les montages qui seront utilisés par la suite, puis en présentant la méthode d'implémentation et les résultats obtenus en simulation et en mesures. Enfin, nous conclurons ce chapitre.

# II. Approche théorique des filtres récursifs et transversaux [II-04],[II-05]

#### II.1. Le modèle récursif général

Les filtres récursifs et transversaux sont régis par l'équation temporelle suivante :

$$y(t) = \sum_{k=0}^{N} a_k x(t - k\tau) - \sum_{p=1}^{P} b_p y(t - p\tau)$$
(1)

où x(t) et y(t) sont respectivement les signaux en entrée et sortie du système.

Sous cette forme, le premier terme du second membre de (1) caractérise la partie transversale du dispositif, tandis que le second terme représente la partie récursive. On qualifie ainsi ce filtre de filtre récursif d'ordre (N, P), où N indique le degré de la partie transversale et P celui de la partie récursive.

Pour représenter graphiquement ce type de filtre on utilise généralement un graphe de fluence tel que celui présenté sur la Figure II-1.



Figure II-1 : Graphe de fluence d'un filtre récursif d'ordre (N,P)

La réponse du filtre est obtenue par combinaison de signaux élémentaires retardés, pondérés par les coefficients  $\{a_k\}$  et  $\{b_p\}$  aussi appelés « paramètres » du filtre.

En réécrivant (1) sous la forme d'un produit de convolution, on obtient :

$$y(t) * \sum_{p=0}^{P} b_{p} \delta(t - p\tau) = x(t) * \sum_{k=0}^{N} a_{k} \delta(t - k\tau) \text{ avec } b_{0} = 1.$$
(2)

La fonction de transfert du système est alors obtenue dans le domaine fréquentiel, par transformée de Fourier de l'équation (2) :

$$H(f) = \frac{Y(f)}{X(f)} = \frac{\sum_{k=0}^{N} a_k e^{-j2\pi fk\tau}}{\sum_{p=0}^{P} b_p e^{-j2\pi fp\tau}} = \frac{\sum_{k=0}^{N} a_k e^{-j2\pi fk\tau}}{1 + \sum_{p=1}^{P} b_p e^{-j2\pi fp\tau}}$$
(3)

Sous cette forme, le numérateur de la fonction de transfert caractérise la partie purement transversale du filtre qui introduit les zéros dans la réponse, et le dénominateur la partie récursive qui introduit les pôles.

Nous présentons également l'expression de la fonction de transfert en utilisant la notation en Z. Celle-ci facilite notamment l'étude de la stabilité des filtres récursifs. A l'origine, la transformée en Z est utilisée pour le traitement numérique des signaux à temps discrets aux basses fréquences. On définit la transformée en Z d'un signal échantillonné x(n) par :

$$T_{Z}\left[x(n)\right] = X(Z) = \sum_{n=0}^{+\infty} x_{n} Z^{-n} \text{ avec } Z = e^{j2\pi f\tau}$$

$$\tag{4}$$

Dans notre cas, en posant  $t = n\tau$  dans (2), on obtient la fonction de transfert en Z suivante :

$$H(Z) = \frac{Y(Z)}{X(Z)} = \frac{\sum_{k=0}^{N} a_k Z^{-k}}{1 + \sum_{p=1}^{P} b_p Z^{-p}}$$
(5)

A partir du modèle général des filtres transversaux, on peut distinguer deux cas particuliers de filtres :

- Les filtres dits transversaux, dont le modèle est obtenu en annulant l'ensemble des coefficients {b<sub>p</sub>}, ∀ p ≠ 0, relatifs à la partie récursive.
- Les filtres dits récursifs simplifiés, dont le modèle est obtenu en annulant l'ensemble des coefficients {a<sub>k</sub>}, ∀ k ≠ 0, relatifs à la partie transversale.

Nous allons maintenant présenter ces deux modèles.

#### II.2. Le modèle transversal

Il s'obtient à partir du cas général en annulant tous les coefficients  $\{b_p\}$ ,  $\forall p \neq 0$ , ce qui ramène à l'équation temporelle suivante :

$$y(t) = \sum_{k=0}^{N} a_k x(t - k\tau)$$
(6)

La fonction de transfert obtenue à partir de (6) est donc :

$$H(f) = \sum_{k=0}^{N} a_k e^{-j2\pi f k \tau}$$
(7)

Le graphe de fluence de la Figure II-2 décrit le comportement d'un filtre transversal d'ordre N.



Figure II-2 : Graphe de fluence d'un filtre transversal d'ordre N

La transformée en Z, obtenue à partir de l'équation (6), est présentée ci-dessous :

$$H(Z) = \sum_{k=0}^{N} a_k Z^{-k}$$
(8)

On constate que H(Z) est un polynôme de degré N en Z<sup>-1</sup> (dont les coefficients sont ceux du filtre) possédant N racines, et qui peut se mettre sous la forme :

$$H(Z) = a_0 (1 - Z_1 Z^{-1}) (1 - Z_2 Z^{-1}) \dots (1 - Z_N Z^{-1})$$
(9)

Le système transversal ainsi défini est alors caractérisé par ses zéros  $Z_k$ , dont les positions dans le plan complexe  $\{Z\}$  caractérisent la réponse du filtre.

#### II.3. Le modèle récursif simplifié

L'équation temporelle d'un filtre récursif simplifié se déduit de (1) en annulant tous les coefficients  $\{a_k\}$ ,  $\forall k \neq 0$ , soit :

$$y(t) = a_0 x(t) - \sum_{p=1}^{P} b_p y(t - p\tau)$$
(10)

Le graphe de fluence décrivant ce type de filtre d'ordre P est présenté sur la Figure II-3.



Figure II-3 : Graphe de fluence d'un filtre récursif simplifié d'ordre P

La fonction de transfert se met alors sous la forme :

$$H(f) = \frac{a_0}{1 + \sum_{p=1}^{P} b_p e^{-2j\pi f p\tau}}$$
(11)

Comme dans les cas précédent, on peut également utiliser la transformée en Z, et on obtient alors :

$$H(Z) = \frac{a_0}{1 + \sum_{p=1}^{P} b_p Z^{-p}} = \frac{a_0}{(1 - \rho_1 Z^{-1})(1 - \rho_2 Z^{-1})\dots(1 - \rho_p Z^{-1})}$$
(12)

Le dénominateur de H(Z) possède P racines, et le système récursif ainsi défini est caractérisé par ses pôles  $\rho_p$  dont les positions dans le plan complexe  $\{Z\}$  caractérisent à la fois la réponse du filtre et sa stabilité.

#### II.4. Propriétés des filtres récursifs et transversaux

#### II.4.1. Périodicité de la fonction de transfert

On peut remarquer, en posant  $f_0 = 1/\tau$ , que la fonction de transfert H(f) d'un filtre récursif quelconque, dont l'expression est donnée par l'équation (3), est périodique de période  $f_0$ . En effet, on a :

$$e^{-j2\pi(f+mf_0)k\tau} = e^{-j2\pi fk\tau} \times e^{-j2\pi mf_0k\tau} = e^{-j2\pi fk\tau}$$
(13)

ce qui permet d'écrire H(f) sous la forme suivante :

$$H(f) = H_0(f) * \sum_{i=-\infty}^{+\infty} \delta(f - if_0)$$
(14)

où  $H_0(f)$  est appelé motif de la fonction de transfert, et  $f_0$  est la largeur du motif.

#### II.4.2. Accordabilité fréquentielle

#### II.4.2.1. Généralités

Outre la propriété de périodicité de leur fonction de transfert, les filtres récursifs et transversaux présentent également une potentialité d'accord en fréquence.

Réaliser l'accord de la réponse du filtre revient à décaler sa fonction de transfert d'une quantité  $\Delta f$  autour de la fréquence centrale initiale  $f_0$ . L'expression générale de la fonction de transfert (3) décalée s'écrit :

$$H(f - \Delta f) = \frac{\sum_{k=0}^{N} a_k e^{-2j\pi(f - \Delta f)k\tau}}{1 + \sum_{p=1}^{P} b_p e^{-2j\pi(f - \Delta f)p\tau}}$$
(15)

ou encore :

$$H(f - \Delta f) = \frac{\sum_{k=0}^{N} (a_k e^{2j\pi\Delta fk\tau}) e^{-2j\pi fk\tau}}{1 + \sum_{p=1}^{P} (b_p e^{2j\pi\Delta fp\tau}) e^{-2j\pi fp\tau}}$$
(16)

La fonction de transfert ainsi obtenue est celle d'un filtre récursif caractérisé par un nouvel ensemble de coefficients  $\{A_k\}$  et  $\{B_p\}$  définis de la façon suivante :

$$\begin{cases} A_k = a_k e^{jk\varphi} \\ B_p = b_p e^{jp\varphi} \end{cases} \quad \text{avec } \varphi = 2\pi \frac{\Delta f}{f_0} \tag{17}$$

Physiquement, l'accord s'effectue donc par l'introduction, dans chaque branche du filtre, d'un déphasage indépendant de la fréquence et proportionnel à l'indice de la branche considérée (voir Figure II-4). Le déphasage unitaire  $\varphi$  est lui-même proportionnel à l'amplitude de l'accord que l'on souhaite réaliser.



Figure II-4 : Accord fréquentiel de la réponse d'un filtre récursif par ajout d'un déphasage

#### II.4.2.2. Conditions d'accordabilité

Considérons le cas d'un filtre transversal caractérisé par un ensemble de coefficients fonctions de la fréquence et mis sous la forme suivante :

$$a_k(f) = a_k G(f) \text{ avec } \forall f, |G(f)| \le 1$$
 (18)

Compte-tenu de ce qui a été démontré dans le paragraphe précédent, la fonction de transfert décalée d'une quantité  $\Delta f$  s'écrit :

$$H(f - \Delta f) = \sum_{k=0}^{N} A_k e^{-2j\pi f k\tau} \text{ avec } A_k = a_k G(f) e^{jk\varphi} = a_k(f) e^{jk\varphi}$$
(19)

Par ailleurs, de par la forme de H(f), on peut aussi écrire :

$$H(f - \Delta f) = \sum_{k=0}^{N} a_k G(f - \Delta f) e^{-2j\pi(f - \Delta f)k\tau}$$
(20)

L'accord du filtre entraîne donc la relation suivante :

$$H(f - \Delta f) = \sum_{k=0}^{N} \left( a_k G(f) e^{jk\varphi} \right) e^{-2j\pi fk\tau} = \sum_{k=0}^{N} \left( a_k G(f - \Delta f) e^{jk\varphi} \right) e^{-2j\pi fk\tau}$$
(21)

Cette relation implique donc que :

$$G(f) = G(f - \Delta f) \tag{22}$$

Par conséquent, la fonction G(f), et donc tous les coefficients  $\{a_k\}$  et  $\{b_p\}$ , doivent être constants sur toute la bande de fonctionnement et d'accord du filtre.

#### II.5. Approche cellulaire des filtres récursifs et transversaux

Cette nouvelle approche, que l'on qualifie de cellulaire ou de modulaire, est fondée sur la mise en cascade de cellules transversales et/ou récursives du premier ordre.

#### II.5.1. Principe

Considérons la fonction de transfert en Z d'un filtre récursif générique d'ordre (N,P) :

$$H(Z) = \frac{\sum_{k=0}^{N} a_k Z^{-k}}{1 + \sum_{p=1}^{P} b_p Z^{-p}}$$
(23)

Cette expression peut également se mettre sous la forme suivante :

$$H(Z) = \frac{(1 - Z_0 Z^{-1})(1 - Z_1 Z^{-1})...}{(1 - \rho_0 Z^{-1})(1 - \rho_1 Z^{-1})...}$$
(24)

H(Z) se présente alors comme la superposition d'un nombre donné de pôles  $\{\rho_i\}$  et de zéros  $\{Z_i\}$  dont la position dans le plan complexe caractérise complètement le filtre considéré.

Par ailleurs, la fonction de transfert H(f) étant périodique de période  $f_0$ , chaque pôle peut être décomposé de la façon suivante :

$$\boldsymbol{\rho}_{i} = \left| \boldsymbol{\rho}_{i} \right| e^{j \angle \boldsymbol{\rho}_{i}} = \left| \boldsymbol{\rho}_{i} \right| e^{j 2\pi \frac{f_{i}}{f_{0}}}$$

$$\tag{25}$$

On peut alors écrire que :

- chaque pôle est centré sur une fréquence  $f_i$ ,
- un pôle réel est centré sur un multiple de  $f_0/2$ ,
- inversement, un pôle qui n'est pas centré sur  $f_0/2$  est complexe, et peut-être considéré comme un pôle réel déphasé,
- chaque pôle est périodique de période  $f_0$ .

L'étude d'une structure récursive complexe, dont la fonction de transfert peut se mettre sous la forme d'un produit de fonctions élémentaires (24), peut donc être ramenée à l'étude simple de structures transversales et/ou récursives du premier ordre, respectivement caractérisées individuellement par les couples de paramètres  $\{Z_i, \tau_i\}$  et/ou  $\{\rho_i, \tau_i\}$ .

Afin d'illustrer ce principe, considérons par exemple le cas d'un filtre résultant de la mise en cascade de deux cellules récursives élémentaires (Figure II-5).



Figure II-5 : Filtre récursif composé de 2 cellules élémentaires

Pour ce filtre, dont chaque cellule est caractérisée par un couple de coefficients  $\{b_i, \tau_i\}$ , on a :

$$\begin{cases} x_0(t) = x(t) - b_1 x_0(t - \tau_1) \\ y(t) = x_0(t) - b_2 y(t - \tau_2) \end{cases}$$
(26)

d'où : 
$$y(t) = x(t) - b_1 y(t - \tau_1) - b_2 y(t - \tau_2) - b_1 b_2 y(t - (\tau_1 + \tau_2))$$
 (27)

Ce filtre peut également être représenté grâce à un graphe de fluence conventionnel en échelle (Figure II-6) comme pour les cas précédents.



Figure II-6 : Représentation équivalente en échelle du filtre à 2 cellules

Ici, et contrairement au cas des filtres récursifs classiques, la fonction de transfert du dispositif est la superposition de deux pôles réels de période  $f_1 = 1/\tau_1$  et  $f_2 = 1/\tau_2$ . Ce filtre décrit donc une nouvelle structure puisque dans le cas de filtres à  $\tau$  identiques, les pôles qui ne sont pas centrés sur  $f_0$  sont complexes, mais ont tous la même période  $1/f_0$ .

On constate par ailleurs que, dans la configuration proposée, s'il existe un rapport entier supérieur à 1 ( $\tau_2 = 2\tau_1$  par exemple) entre les paramètres  $\tau_1$  et  $\tau_2$  des deux cellules, le filtre récursif cellulaire à deux cellules est potentiellement équivalent à un réseau classique en échelle à trois branches.

## II.5.2. Ordre des filtres résultant de la mise en cascade de cellules récursives du premier ordre

L'ordre du filtre résultant de la mise en cascade de plusieurs cellules récursives du premier ordre dépend directement du choix des retards  $\tau_i$  caractérisant chaque cellule, puisque la fonction de transfert globale est la superposition de deux pôles réels de période  $f_1 = 1/\tau_1$  et  $f_2 = 1/\tau_2$ .

L'ordre du filtre dépend donc du choix de  $\tau_1$  et  $\tau_2$ .

- Si  $\tau_1 \neq m \tau_2 \quad \forall m \in \mathbb{N}$ 

Chaque cellule introduit son propre rôle et la structure résultante est caractérisée par une réponse du deuxième ordre.

Dans ce cas particulier où les paramètres  $\tau$  ne sont pas multiples, on ne peut pas faire l'analogie directe avec une structure classique.

- Si  $\tau_1 = m \tau_2 \quad \forall m \in \mathbb{N}$ 
  - Si m=1, la réponse résulte seulement de la mise en cascade de deux réponses identiques, ce qui permet déjà d'apporter des améliorations à la réponse, notamment en termes de gain et de réjection.

Ce cas peut également être ramené au premier cas si la fréquence de chaque pôle est fixée non pas par le choix d'un  $\tau_i$  spécifique, mais par l'introduction d'un déphasage  $\Delta \varphi$  dans chaque branche de chacune des cellules du premier ordre, conduisant à un décalage  $\Delta f$  de la réponse. En effet, d'après la propriété d'accordabilité des filtres récursifs déjà évoquée, il est possible d'envisager la mise en cascade de cellules récursives du premier ordre accordables. Chaque cellule est alors caractérisée par l'ensemble de coefficients  $\{b_i, \varphi_i\}$  et par un  $\tau$ unique. Chaque cellule introduit ainsi un pôle de période identique  $f_0 = 1/\tau$ , mais à des fréquences distinctes :  $f_i = f_0 \pm \Delta f_i$ .

La fonction de transfert résultante caractérise alors également un filtre du deuxième ordre.

Exemple :  $\tau_1 = \tau_2 = \tau$ 

L'équation (27) devient alors :

$$y(t) = x(t) - (b_1 + b_2) y(t - \tau) - b_1 b_2 y(t - 2\tau)$$
(28)

Si m > 1, on réalise un filtre classique d'ordre supérieur à 1.

Exemple :  $\tau_2 = 2\tau_1 = 2\tau$ 

L'équation (26) devient :

$$y(t) = x(t) - b_1 y(t-\tau) - b_2 y(t-2\tau) - b_1 b_2 y(t-3\tau)$$
<sup>(29)</sup>

On réalise alors, avec seulement deux rétroactions, la même réponse qu'un filtre classique en échelle nécessitant trois rétroactions.

# III. Etat de l'art des filtres récursifs et transversaux analogiques

Dans le Tableau II-1 nous dressons une liste des différentes topologies de filtres récursifs et transversaux proposées dans la littérature.

Ref.	Année	Туре	Substrat	fc	$\Delta f$	Gain	Surface	Consommation	NF
				(GHz)	(GHz)	(dB)		(mW)	(dB)
[II-06]	1983	Transversal	Céramique	1.2	2	-	2 x 1	-	-
		stop-bande					pouce <sup>2</sup>		
[II-07]	1985	Transversal	Téflon	12	6	6	-	-	-
[II-08]		passe-bande							
		Récursif		12	6	6	-	-	-
		passe-bande							
[II-09]	1993	Récursif	Duroïd	3.25		5	110 x 60	-	-
		passe-bande					mm <sup>2</sup>		
[II-10]	1993	Récursif	AsGa	3.95	0.06	0	100 x 50	-	-
		passe-bande					mm <sup>2</sup> par		
							cellule		
[II-11]	1994	Transversal	AsGa	12	-	-	-	-	-
		passe-bande							
[II-12]	1994	Récursif	AsGa	10	0.2	8	2 x 2 mm <sup>2</sup>	-	-
		passe-bande							
[II-13]	1995	Récursif	AsGa	10	0.3 à 0.8	3 à 6	2 x 2 mm <sup>2</sup>	-	-
		passe-bande							
[II-14]	1995	Récursif	AsGa	10	0.35	8	2 x 1.5	-	-
		passe-bande					mm <sup>2</sup>		
		Récursif		9.5	0.3 à 0.8	3 à 6	$2 \text{ x} 2 \text{ mm}^2$	-	-
		passe-bande							
[II-15]	1996	Récursif	AsGa	10	0.43 à 0.7	3 à 8	2 x 2 mm <sup>2</sup>	-	-
[II-16]		passe-bande			0.37 à 0.56	6.8 à 11.9	par cellule	-	-
					0.46 à 0.67	5.7 à 9.7		-	-
[II-17]	1997	Récursif	AsGa	10	0.7	2.5	2 x 1.5	-	-
		passe-bande					mm² par		
		Récursif		10	1	4.7	cellule	-	-
		passe-bande							
[II-18]	1997	Récursif	AsGa	3.8	0.15	< 10	-	19 à 47	-
		passe-bande							
		Récursif		3.58	0.15	< 3	-	19 à 47	-
		passe-bande							
•	I		1	l	I	1	I	I	

Ref.	Année	Туре	Substrat	fc	$\Delta f$	Gain	Surface	Consommation	NF
				(GHz)	(GHz)	(dB)		(mW)	(dB)
[II-19]	1997	Récursif	AsGa	10	0.65	5	2.1 x 1.5	-	5.4
		passe-bande					mm <sup>2</sup>		
		Récursif		10	0.4	16	2.5 x 3.1	-	4.3
		passe-bande					mm <sup>2</sup>		
[II-20]	1998	Récursif	AsGa	10	0.9	3	2 x 2 m <sup>2</sup>	-	11.7
[II-21]		passe-bande							
[II-22]	1999	Récursif	-	-	-	-	-	-	-
		stop-bande							
[II-23]	1999	Récursif	AsGa	4	1	2.5	-	-	3
		stop-bande							
[II-24]	1999	Récursif	AsGa	13.6	1.4	13	-	-	< 4
		passe-bande							
[II-25]	2000	Récursif	AsGa	7	0.14	5.1	1 x 1.5	30	5.6
		passe-bande					mm <sup>2</sup>		
		Récursif		8.25	0.42 à 0.98	3.5	2 x 1.5	29 à 46	5
		passe-bande					mm <sup>2</sup>		
[II-26]	2000	Récursif	AsGa	7.9	0.5	16	3 x 5 mm <sup>2</sup>	180	4
		passe-bande							
[II-27]	2002	Récursif	Si	0.9	0.025	< 27	0.78 mm <sup>2</sup>	104	3
		passe-bande							
[II-28]	2003	Récursif	SiGe	8.3	0.5	15	400 x 450	25.2	8.8 à
		passe-bande					$\mu m^2$		10
[II-29]	2004	Récursif	AsGa	10	0.7	3	2 x 1.5	-	2.1
		passe-bande					mm <sup>2</sup>		
		Récursif		10	0.1	5.8	-	-	2.8
		stop-bande							

Tableau II-1 : Etat de l'art des filtres récursifs et transversaux

On peut noter que, comme nous le disions en introduction, la quasi-totalité de ces circuits a été implémentée sur Arséniure de Gallium, ou en technologie hybride (substrat Céramique, Duroïd ou Téflon), à l'exception de [II-27] et [II-28] qui font appel au silicium.

Ce choix se justifie par 2 principaux arguments :

- La non-disponibilité, jusqu'à il y a quelques années, de substrats silicium permettant de produire des circuits RF ou microondes présentant des performances acceptables.
- Ces filtres font le plus souvent appel à des coupleurs distribués de type Lange ou Wilkinson, ainsi qu'à des retards sous forme de lignes de transmission. Ces structures sont impossibles à réaliser sur Silicium en raison des pertes importantes du substrat. Pour la même raison, il faut aussi limiter au maximum l'utilisation des inductances qui requièrent une surface importante et dont les coefficients de qualité sont faibles.

Si nous avons vu dans le premier chapitre qu'il était aujourd'hui tout à fait possible de réaliser sur silicium des circuits intégrés RF et microondes présentant de bonnes performances, il n'est cependant pas envisageable de faire appel à des composants distribués pour la réalisation des coupleurs ou des retards.

Pour réaliser des filtres récursifs sur ce substrat, nous allons donc devoir trouver des méthodes alternatives de division/combinaison des signaux, tout en essayant de limiter au maximum l'utilisation des inductances.

Nous présentons ici les solutions mises en place pour la réalisation de deux topologies de filtres récursifs, le premier d'ordre 1 à simple accès non-accordable en fréquence, le second d'ordre 2 à accès différentiels accordable en gain et fréquence centrale, basé sur une approche de conception cellulaire.

### IV. Filtre récursif d'ordre 1 non-accordable

#### IV.1. Principe

Comme nous l'évoquions précédemment, le premier obstacle à la réalisation d'un filtre récursif sur silicium réside dans l'impossibilité de recourir à l'utilisation de lignes et de coupleurs dont les pertes et les dimensions seraient beaucoup trop importantes et les performances très mauvaises.

Le circuit que nous présentons ici est un filtre récursif d'ordre 1 à simple accès nonaccordable. Le graphe de fluence d'un tel filtre est présenté sur la Figure II-7.



Figure II-7 : Réalisation classique d'un filtre récursif

On peut voir que l'implémentation d'un tel filtre nécessite typiquement l'utilisation d'un amplificateur et d'un retard à accès simples, ainsi que de deux combineurs/diviseurs.

La solution que nous proposons ici pour nous passer de ces derniers repose sur l'utilisation d'un amplificateur différentiel qui va permettre d'additionner les signaux d'entrée avec ceux provenant de la boucle de rétroaction dans laquelle est inséré le retard. Le schéma de principe du dispositif est illustré sur la Figure II-8.

et



Figure II-8 : Schéma de principe du filtre récursif d'ordre 1

Soient  $v_{in}(t)$  et  $v_{out}(t)$  les tensions d'entrée et de sortie du circuit. On peut écrire que :

$$v_{in}(t) = v_{in}^{+}(t)$$

$$v_{out}(t) = v_{out}^{-}(t)$$
(30)

De plus, en supposant que l'élément de retard ne présente pas de pertes, on aura :

$$v_{in}^{-}(t) = v_{out}^{+}(t - \tau)$$
(31)

On définit par  $G_d$  le gain différentiel en tension du circuit différentiel. En supposant qu'il n'y a pas de conversion de mode et que le mode commun est intégralement réjecté, on peut écrire :

$$v_{out}^{+}(t) - v_{out}^{-}(t) = G_d \left( v_{in}^{+}(t) - v_{in}^{-}(t) \right)$$
(32)

$$v_{out}^{+}(t) = -v_{out}^{-}(t)$$
(33)

d'où 
$$-2.v_{out}^{-}(t) = G_d(v_{in}^{+}(t) - v_{in}^{-}(t))$$
 (34)

En utilisant les notations de (30) et (31) dans (34), on obtient alors :

$$-2.v_{out}(t) = G_d.v_{in}(t) - G_d.v_{out}(t-\tau)$$
(35)

Par transformée de Fourier on arrive à l'expression suivante :

$$V_{out}(f) + \frac{G_d}{2} V_{out}(f) \cdot e^{-j2\pi f\tau} = -\frac{G_d}{2} V_{in}(f)$$
(36)

qui permet d'écrire la fonction de transfert du dispositif :

$$H(f) = \frac{V_{out}(f)}{V_{in}(f)} = \frac{-\frac{G_d}{2}}{1 + \frac{G_d}{2}e^{-j2\pi f\tau}}$$
(37)

En comparant cette expression avec (11), on constate que l'on réalise bien ainsi un filtre récursif du premier ordre, tout en n'utilisant aucun dispositif spécifique pour la division et la recombinaison des signaux.

Ainsi, seuls deux blocs sont nécessaires à la réalisation d'un filtre basé sur ce principe : un amplificateur différentiel et un circuit de retard. Nous allons maintenant détailler la conception de ces deux circuits.

#### IV.2. Implémentation

IV.2.1. Rappels sur les configurations élémentaires à base de transistor bipolaire NPN [II-30], [II-31]

#### IV.2.1.1. Modèle équivalent petits signaux du transistor bipolaire

Nous l'avons vu dans le chapitre 1, le transistor bipolaire est un dispositif à 3 accès : base, collecteur et émetteur. Pour des raisons pratiques, il est généralement représenté par un quadripôle équivalent petits signaux. Pour cela, on définit un accès commun à l'entrée et à la sortie du transistor. Ainsi, lorsqu'on parle d'une configuration émetteur commun cela signifie que l'émetteur est l'accès commun à l'entrée et la sortie (voir Figure II-9).



Figure II-9 : Emetteur commun simple

Dans cette configuration, nous allons étudier les variations de la tension  $V_{BE}$  et du courant  $I_C$ en fonction du courant de base  $I_B$  et de la tension  $V_{CE}$ . Nous allons ainsi pouvoir tracer les caractéristiques  $I_C(V_{CE})$  et  $V_{BE}(V_{CE})$  pour  $I_B$  constant, puis  $I_C(I_B)$  et  $V_{BE}(I_B)$  pour  $V_{CE}$  constant qui sont présentées sur la Figure II-10.



Figure II-10 : Caractéristiques statiques d'un transistor bipolaire NPN

Si, à partir d'un point de la région active repéré sur la Figure II-10, on impose une petite variation à  $V_{BE}$ , cela provoque une variation de  $I_B$  dont il va résulter une variation du courant de collecteur  $I_C$ , puis de la tension de collecteur  $V_{CE}$ . En prenant les différentielles des relations  $V_{BE}(I_B, V_{CE})$  et de  $I_C(I_B, V_{CE})$ , on obtient :

$$dV_{BE}(I_B, V_{CE}) = \frac{\partial V_{BE}}{\partial I_B} dI_B + \frac{\partial V_{BE}}{\partial V_{CE}} dV_{CE}$$
(38)

$$dI_{C}(I_{B},V_{CE}) = \frac{\partial I_{C}}{\partial I_{B}} dI_{B} + \frac{\partial I_{C}}{\partial V_{CE}} dV_{CE}$$
(39)

En prenant des accroissement finis de ces relations, on obtient deux relations linéaires caractérisant le comportement du transistor vis-à-vis des relations autour du point de fonctionnement :

$$v_{BE} = r_{\pi} \cdot i_B + h_{RE} \cdot v_{CE} \tag{40}$$

$$i_C = \beta i_B + g_O v_{CE} \tag{41}$$

où, par définition,  $r_{\pi} = \frac{\partial V_{BE}}{\partial I_B}$ ,  $h_{RE} = \frac{\partial V_{BE}}{\partial V_{CE}}$ ,  $\beta = \frac{\partial I_C}{\partial I_B}$  et  $g_O = \frac{\partial I_C}{\partial V_{CE}}$ .

On peut également définir la transconductance  $g_m$  qui est, par définition, égale au rapport des variations de I<sub>C</sub> en fonction de V<sub>BE</sub> :

$$g_m = \frac{\partial I_C}{\partial V_{BE}} = \frac{i_C}{v_{BE}}$$
(42)

De plus, la dérivée de  $I_C \approx I_S \cdot e^{\left(\frac{V_{BE}}{k \cdot T/q}\right)}$ , est définie par  $\partial I_C \approx \frac{I_S \cdot e^{\left(\frac{V_{BE}}{V_T}\right)}}{V_T} \partial V_{BE} \approx \frac{I_C}{V_T} \partial V_{BE}$ .
On remarque alors que la transconductance est également définie par le rapport :

$$g_m = \frac{\partial I_C}{\partial V_{BE}} = \frac{I_C}{V_T}$$
(43)

où la constante  $V_T = \frac{k.T}{q} = 26$  mV à la température ambiante.

Enfin, en faisant les approximations que  $h_{RE} \approx 0$  et que  $g_O \approx 0$   $\Omega^{-1}$ , on obtient alors l'expression suivante :

$$g_m = \frac{\partial I_C}{\partial V_{BE}} = \frac{\partial I_C}{\partial I_B} \cdot \frac{\partial I_B}{\partial V_{BE}} = \frac{\beta}{r_{\pi}}$$
(44)

On obtient ainsi le schéma équivalent petit-signal du transistor présenté sur la Figure II-11.



Figure II-11 : Modèle en pi du transistor bipolaire NPN

Notons que la conductance de sortie  $g_O$  est caractéristique de l'effet Early et peut aussi s'exprimer par  $g_O \approx \frac{I_C}{V_A}$ , où  $V_A$  est la tension d'Early. Cet effet est lié à un élargissement de la zone de charge d'espace de la jonction collecteur-base en polarisation inverse.

Il se traduit, dans la région d'amplification, par l'existence d'une pente non-nulle sur les caractéristiques  $I_C(V_{CE})$  à  $I_B$  constant (voir Figure II-12).



Figure II-12 : Illustration de l'effet Early

Aux hautes fréquences, le schéma équivalent proposé précédemment ne suffit plus à reproduire le comportement du transistor bipolaire. En effet, le transistor étant formé de deux jonctions PN, il va nécessairement présenter des capacités parasites qui vont limiter sa bande passante. Pour prendre en compte ce comportement, on utilise un modèle dit « hybride en pi » ou de Giacoletto.

Dans le premier modèle, nous avons considéré que les résistances des régions semiconductrices formant la base, le collecteur et l'émetteur étaient nulles. L'émetteur étant fortement dopé, il est légitime de continuer à négliger sa résistance, ce n'est cependant pas le cas pour les résistances de collecteur  $r_c$  et de base  $r_B$ .

De plus, il nous faut considérer une capacité  $C_{\pi}$  entre base et émetteur résultant de la mise en parallèle de la capacité de diffusion caractéristique d'une diode polarisée en direct et de la capacité propre due à la charge d'espace. De même, nous allons faire apparaître une capacité  $C_{CS}$  caractéristique de la diode collecteur-substrat polarisée en inverse. Enfin, nous allons ajouter la capacité  $C_{\mu}$  qui représente la jonction base-collecteur polarisée en inverse.

Tous ces composants figurent sur le modèle hybride représenté sur la Figure II-13.



Figure II-13 : Modèle hybride du transistor bipolaire

Nous allons maintenant nous intéresser aux expressions du gain en tension et des impédances d'entrée/sortie des 3 configurations possibles à base de transistor bipolaire. Par souci de simplicité, et afin de limiter la complexité des expressions, nous nous limiterons à une étude à partir du schéma équivalent simplifié.

### IV.2.1.2. Configuration émetteur commun

Dans la configuration émetteur commun, on entre sur la base et on sort sur le collecteur du transistor. La Figure II-14 présente un exemple de configuration émetteur commun, ainsi que son équivalent petit signal.



Figure II-14 : Transistor bipolaire en configuration émetteur commun

Dans ces conditions, et en supposant que l'effet Early est faible ( $g_o \approx 0$ ), les expressions du gain en tension et des impédances d'entrée / sortie sont :

$$G_V = -\frac{\beta}{r_{\pi}} \cdot \frac{r_O \cdot R_{Ld}}{r_O + R_{Ld}} \approx -\frac{R_{Ld} \cdot I_E}{V_T} \approx -g_m \cdot R_{Ld}$$
(45)

où  $r_O = 1/g_O$  et  $R_{Ld} = R_C //R_L$ 

$$R_{in} = R_B //r_{\pi} = \frac{R_B r_{\pi}}{R_B + r_{\pi}}$$
(46)

$$R_{out} = r_0 //R_C \approx R_C \tag{47}$$

On constate que cette configuration permet d'obtenir un amplificateur de gain élevé et inverseur.

## IV.2.1.3. Configuration base commune

Dans la configuration base commune présentée sur la Figure II-15, on entre sur l'émetteur et on sort sur le collecteur du transistor.



Figure II-15 : Transistor bipolaire en configuration base commune

Les expressions du gain en tension et des impédances d'entrée / sortie sont données par les expressions suivantes :

$$G_V \approx \frac{\beta}{r_{\pi}} \cdot \frac{r_O \cdot R_{Ld}}{r_O + R_{Ld}} \approx g_m \cdot R_{Ld}$$
(48)

où  $r_0 = 1/g_0$  et  $R_{Ld} = R_C //R_L$ 

$$R_{in} = R_E / \frac{r_{\pi}}{\beta} \cdot \left(1 + \frac{R_{Ld}}{r_O}\right) \approx R_E / \frac{r_{\pi}}{\beta} \approx R_E / \frac{1}{g_m}$$
(49)

$$R_{out} = R_C / / \frac{\beta . r_O}{1 + \frac{r_\pi}{R_E} + \frac{r_\pi}{R_g}} \approx R_C / / \beta . r_O \approx R_C$$
(50)

On constate que cette configuration présente un gain en tension presque identique à celui de l'émetteur commun, à la différence qu'ici le montage n'est pas inverseur.

## IV.2.1.4. Configuration collecteur commun

Dans la configuration collecteur commun présentée Figure II-16, on entre sur la base et on sort sur l'émetteur du transistor.



Figure II-16 : Transistor bipolaire en configuration collecteur commun

Les expressions du gain en tension et des impédances d'entrée / sortie sont données par les expressions suivantes :

$$G_{V} = \frac{\beta . R_{Ld}}{r_{\pi} + \beta . R_{Ld}} \approx 1 \text{ à condition que } r_{\pi} \ll \beta . R_{Ld}$$
(51)

$$R_{in} = R_B / \left( r_\pi + \beta \frac{r_O R_{Ld}}{r_O + R_{Ld}} \right) \approx R_B / \beta R_{Ld}$$
(52)

$$R_{out} = r_0 / / R_E / / \frac{r_{\pi} + R_B'}{\beta} \approx \frac{r_{\pi} + R_B'}{\beta} \text{ où } R_B' = R_B / / R_g$$
(53)

avec  $r_O = 1/g_O$  et  $R_{Ld} = R_E //R_L$ 

Cette configuration, de gain en tension quasi-unitaire, permet d'effectuer de l'adaptation d'impédance. De fait, elle est fréquemment utilisée pour réaliser des étages « tampon ».

### IV.2.1.5. Synthèse des résultats présentés

Pour terminer ces rappels, nous résumons dans le Tableau II-2 les propriétés des 3 configurations de base.

Montage	Gain en tension	Impédance d'entrée	Impédance de sortie
Emetteur	Elevé et inverseur	Moyenne	Moyenne
commun	$\approx -g_m R_{Ld}$	$\approx r_{\pi} //R_{B}$	$\approx R_C$
	avec $R_{Ld} = R_C //R_L$		
Base	Elevé	Faible	Moyenne
commune	$\approx g_m \cdot R_{Ld}$	$\approx R_E // - \frac{1}{2}$	$\approx R_C$
	avec $R_{Ld} = R_C //R_L$	$g_m$	
Collecteur	Unitaire	Elevée	Faible
commun	≈1	$\approx R_B // \beta . R_{Ld}$	$\approx \frac{r_{\pi} + R_{B}}{r_{\pi} + R_{B}}$
		avec $R_{Ld} = R_E //R_L$	β
			avec $R'_{B} = R_{B} / / R_{g}$

Tableau II-2 : Caractéristiques des différentes configurations de transistors

Bien sûr, ces résultats ne sont valables que dans le cas où les éléments parasites du modèle hybride peuvent être négligés. Aux plus hautes fréquences, ces composants doivent être pris en compte et les expressions des gains et des impédances présentés dans le tableau précédent deviennent complexes, et font entre autres apparaître l'existence d'une fréquence de coupure dans la fonction de transfert.

## IV.2.1.6. Rappels sur l'amplificateur différentiel

L'amplificateur différentiel est certainement l'un des montages les plus utilisés en électronique analogique sur Silicium. Il constitue notamment l'étage d'entrée des amplificateurs opérationnels, circuit très commun en électronique basse fréquence. Il est également intéressant pour les applications à plus hautes fréquences, car il permet de supprimer un certain nombre d'effets indésirables et de parasites. C'est pourquoi nous allons présenter ici son principe de fonctionnement.

Une paire différentielle s'articule principalement autour de 2 transistors identiques. La Figure II-17 présente l'exemple le plus classique d'amplificateur différentiel, dans lequel la paire de transistors est reliée par les émetteurs à une source de courant  $I_{EE}$ . Ainsi, on dispose sur le montage de 2 accès d'entrée et 2 accès de sortie. En outre, pour simplifier l'analyse, on définit de nouvelles tensions d'entrée et de sortie : les tensions en mode différentiel et en mode commun.



Figure II-17 : Amplificateur différentiel

La tension d'entrée en mode différentiel  $v_{Id}$  ainsi que la tension d'entrée en mode commun (ou tension moyenne)  $v_{Ic}$  sont définies à partir des tensions appliquées  $v_{I1}$  et  $v_{I2}$  en entrée du dispositif par :

$$v_{Id} = v_{I1} - v_{I2}$$
  $v_{Ic} = \frac{v_{I1} + v_{I2}}{2}$  (54)

De même pour la sortie :

$$v_{Od} = v_{O1} - v_{O2}$$
  $v_{Oc} = \frac{v_{O1} + v_{O2}}{2}$  (55)

A partir de ces expressions, on définit 4 types de gains :

$$v_{Od} = G_{dd} . v_{Id} + G_{dc} . v_{Ic}$$
(56)

$$v_{Oc} = G_{cd} \cdot v_{Id} + G_{cc} \cdot v_{Ic} \tag{57}$$

Le gain le plus important parmi ceux que nous venons de définir est le gain en mode différentiel :  $G_{dd}$ . En effet, pour un amplificateur parfaitement équilibré (dans le sens où tous les composants présents dans chacune des deux branches sont rigoureusement identiques et disposés de la même façon), les gains de conversion commun vers différentiel ( $G_{dc}$ ) et différentiel vers commun ( $G_{cd}$ ) sont nuls. De plus, un circuit différentiel doit rejeter au maximum le mode commun (dans lequel on va typiquement retrouver des signaux parasites qui affectent en général de façon identique les deux branches du circuit). On doit donc chercher dans ce type de circuit à minimiser le gain en mode commun  $G_{cc}$ . Un raisonnement identique, détaillé dans l'annexe A, peut être tenu pour la caractérisation des circuits avec les paramètres S, aboutissant à la définition de paramètres S dits « mixtes ».

Nous allons maintenant chercher à déterminer la caractéristique de transfert du circuit de la figure II-17. Pour cela, nous allons partir de l'expression du courant de collecteur en fonction

de la tension base-collecteur d'un transistor bipolaire :  $I_C \approx I_S \cdot e^{\left(\frac{V_{BE}}{V_T}\right)}$ .

On peut également noter que, dans notre cas,  $V_{Od} = -R_C I_{Od}$  où  $I_{Od}$  est le courant différentiel de sortie que l'on peut écrire :

$$I_{Od} \approx I_1 - I_2 = I_S \cdot \left[ e^{\left(\frac{V_{BE1}}{V_T}\right)} - e^{\left(\frac{V_{BE2}}{V_T}\right)} \right]$$
(58)

La somme des courants de collecteur est constante et quasiment égale (à  $I_{B1} + I_{B2}$  près) au courant  $I_{EE}$  de la source idéale de courant.

Par conséquent, on a :

$$I_{EE} = I_1 + I_2 = I_S \left[ e^{\left(\frac{V_{BE1}}{V_T}\right)} + e^{\left(\frac{V_{BE2}}{V_T}\right)} \right]$$
(59)

En outre, la tension différentielle d'entrée vaut  $V_{ld} = V_{BE1} - V_{BE2}$ . (60)

En combinant les équations (56), (57) et (58), on arrive finalement à l'expression de  $I_{Od}$  en fonction de  $V_{Id}$ :

$$\frac{I_{Od}}{I_{EE}} = \frac{e^{\left(\frac{V_{Id}}{V_T}\right)} - 1}{e^{\left(\frac{V_{Id}}{V_T}\right)} + 1} = \tanh\left(\frac{V_{Id}}{2.V_T}\right)$$
(61)

La courbe  $V_{Od} = f(V_{Id})$  présentée sur la Figure II-18 possède une région linéaire autour de l'origine, dont la pente donne le gain en petits signaux. L'expression de ce gain se détermine simplement en considérant que, pour x < 1,  $tanh(x) \approx x$ 

et que 
$$V_{Od} = -R_C I_{EE} \frac{V_{Id}}{2 V_T}$$
(62)

$$G_{dd} = \frac{v_{Od}}{v_{Id}} = -\frac{R_C I_{EE}}{2 V_T}$$
(63)

En remarquant que, d'une part, si le circuit est équilibré alors  $I_1 = I_2 = \frac{I_{EE}}{2}$ , et que, d'autre

part, dans un transistor bipolaire on a  $i_C = \frac{I_C}{V_T} v_{BE}$ , alors la transconductance  $g_m$  vaut :

$$g_{m} = \frac{i_{C}}{v_{BE}} = \frac{I_{C}}{V_{T}} = \frac{I_{EE}}{2.V_{T}}$$
(64)

On en déduit alors l'expression finale du gain différentiel :



Figure II-18 : Caractéristique V<sub>Od</sub> (V<sub>Id</sub>) d'un amplificateur différentiel

On constate que l'expression du gain différentiel en tension d'un amplificateur basé sur une paire différentielle à couplage par l'émetteur est identique à celle obtenue pour une configuration émetteur-commun à simple accès. Ainsi, de façon similaire, on peut en déduire les gains différentiels en tension pour des paires différentielles à couplage par la base (gain élevé non-inverseur) ou par le collecteur (gain unitaire) (voir annexe B).

## IV.2.2. Implémentation de l'amplificateur différentiel du filtre

De par son rôle et sa position au sein du filtre, l'amplificateur différentiel que nous utilisons doit satisfaire aux conditions suivantes :

- Comme 2 des accès de l'amplificateur servent d'accès global au circuit, si l'on veut éviter de faire appel à des circuits d'adaptation supplémentaires, l'amplificateur doit être adapté à 50 Ω en entrée et en sortie,
- Afin de satisfaire la condition de stabilité du filtre, le gain doit être relativement peu élevé. En effet, si l'on se réfère à l'expression de la fonction de transfert du circuit global (36), on obtient théoriquement comme condition de stabilité  $|G_d| < 2$ . Donc le gain en tension différentiel de l'amplificateur doit être inférieur à 6 dB. En pratique, on pourra se permettre une valeur plus élevée (de l'ordre d'une dizaine de dB) dans la mesure où, théoriquement, on a supposé le retard sans pertes, ce qui en pratique ne sera pas le cas.
- L'amplificateur devra être faible bruit.

La stabilité étant l'un des paramètres les plus critiques sur une topologie faisant appel à des rétroactions comme c'est le cas pour notre filtre récursif, la solution la plus simple à mettre en œuvre est de réaliser un suiveur différentiel, pour lequel les transistors sont donc couplés par les collecteurs. Cette solution ne permet cependant pas d'adapter correctement l'entrée à  $50 \Omega$ , et conduit à un facteur de bruit élevé pour la structure globale.

L'utilisation d'un amplificateur basé sur des transistors à couplage par la base conduirait également à un facteur de bruit important pour le filtre. C'est le principal défaut de ce type de montage et c'est la raison pour laquelle il est assez peu utilisé pour réaliser la fonction d'amplification.

Il semble donc que la seule solution pour obtenir un facteur de bruit suffisamment faible soit d'utiliser un amplificateur différentiel conventionnel comme celui présenté précédemment. Cette structure est malheureusement difficile à adapter à la fois en entrée et en sortie tout en conservant un gain peu élevé.

La solution finalement retenue pour satisfaire les contraintes de gain, de bruit et d'adaptation consiste à combiner les circuits émetteur commun et collecteur commun.

L'émetteur commun apporte ainsi l'adaptation à  $50 \Omega$  en entrée et le gain à l'amplificateur tout en fixant un niveau de bruit peu élevé (selon la formule de Friis, le niveau de bruit dans la chaîne dépend principalement des caractéristiques du premier étage lorsque celui-ci présente un gain suffisamment élevé [II-41]), tandis que le suiveur permet d'adapter en sortie.

Une version différentielle simplifiée du schéma électrique de notre amplificateur est présentée sur la Figure II-19. On peut remarquer que, vu la configuration choisie, l'effet différentiel est uniquement apporté par la paire différentielle à couplage par le collecteur. Les deux circuits émetteur commun placés aux entrées étant simple accès, ils amplifient sans distinction les signaux différentiels et commun, et ne contribuent donc pas à la réjection du mode commun. Celle-ci est uniquement due à la paire différentielle.



Figure II-19 : Schéma électrique simplifié de l'amplificateur différentiel du filtre

Le gain en tension et le facteur de bruit de ce circuit sont présentés sur la Figure II-20, le circuit étant polarisé avec une tension unipolaire de 2.7 V.



Figure II-20 : Gain différentiel en tension et facteur de bruit de l'amplificateur différentiel On constate que l'on obtient, autour de 2 GHz, un gain en tension de l'ordre de 10 dB pour un facteur de bruit proche de 1.9 dB.

Sur la Figure II-21 sont présentées les parties réelles et imaginaires des impédances sur un accès d'entrée (accès 1) et de sortie (accès 3) de l'amplificateur. On peut voir qu'elles sont dans les deux cas très proches de 50  $\Omega$ .



Figure II-21 : Impédances d'entrée et de sortie de l'amplificateur différentiel

## IV.2.3. Elément de retard

Pour la conception des filtres récursifs en technologie hybride et sur Arséniure de Gallium, les éléments de retard ont été synthétisés soit à l'aide de lignes de transmission, soit à l'aide de composants discrets passifs (inductances et capacités). Pour les filtres sur Silicium [II-27] et [II-28], les retards ont été réalisés à l'aide de structures actives (inverseurs différentiels dont le retard est proportionnel au gain unitaire des transistors), qui permettent, en plaçant un ou deux étages en cascade, d'obtenir le retard et le déphasage requis.

L'implémentation à l'aide de lignes de transmission n'est pas envisageable sur Silicium en raison, d'une part, des très grandes dimensions nécessaires à l'obtention du retard voulu et, d'autre part, des pertes importantes des lignes sur ce substrat.

Deux solutions sont donc envisageables pour réaliser le retard : une passive et une active. Finalement, et bien que celle-ci nécessite une surface plus importante, nous avons choisi de nous orienter vers une solution passive qui présente à nos yeux deux avantages importants : elle n'entraîne pas de consommation électrique supplémentaire et ne risque pas de remettre en cause la stabilité électrique du système.

Nous allons maintenant présenter le principe de cette solution.

## IV.2.3.1. Approche théorique [II-32]

La synthèse d'un élément de retard à l'aide de composants discrets fait appel à la mise en cascade d'une cellule passe-bas et d'une cellule passe-haut.

Considérons d'abord le réseau de type passe-bas présenté sur la Figure II-22.



Figure II-22 : Filtre passe-bas

La gain en tension de ce circuit s'écrit :

$$G_{PB} = \frac{V_s}{V_e} = \frac{R_0}{R_0 \left(1 - L_b C_b \omega^2\right) + j L_b \omega}$$
(66)

La phase s'exprime alors par :

$$\phi_{PB} = \arg\left(\frac{V_s}{V_e}\right) = -\arctan\left(\frac{L_b\omega}{R_0\left(1 - L_bC_b\omega^2\right)}\right)$$
(67)

où  $R_0$  est la résistance de charge du circuit.

La tracé du diagramme de Bode en phase permet de déterminer l'allure de la phase en fonction de la fréquence (Figure II-23).



Figure II-23 : Diagramme de Bode en phase du filtre passe-bas

Considérons maintenant le réseau passe-haut de la Figure II-24.



Figure II-24 : Filtre passe-haut

En tenant le même raisonnement que pour le circuit passe-bas précédent, on obtient alors les expressions du gain en tension et de la phase :

$$G_{PH} = \frac{V_s}{V_e} = \frac{-R0L_h C_h \omega^2}{R0(1 - L_h C_h \omega^2) + jL_h \omega}$$
(68)

$$\phi_{PH} = \arg\left(\frac{V_s}{V_e}\right) = \pi - \arctan\left(\frac{L_h\omega}{R_0\left(1 - L_hC_h\omega^2\right)}\right)$$
(69)

La Figure II-25 présente le tracé du diagramme de Bode en phase de ce filtre passe-haut.



Figure II-25 : Diagramme de Bode en phase du filtre passe-haut

En associant en cascade les deux réseaux passe-haut et passe-bas (voir Figure II-26), la phase totale du circuit résultant a pour expression :

 $\phi_T \approx \phi_{PH} + \phi_{PB}$ 

$$V_{e} = C_{b} = C_{b} = C_{h} = C_{h$$

Figure II-26 : Filtre passe-bande

Si l'on choisit des fréquences de coupure différentes pour les filtres passe-haut et passe-bas  $(f_{cPH} \neq f_{cPB})$ , il est alors possible d'obtenir une phase quasi-linéaire dans la bande de fréquence comprise entre  $f_{cPH}$  et  $f_{cPB}$  (Figure II-27).



Figure II-27 : Diagramme de Bode en phase du filtre passe-bande

(70)

La valeur du retard introduit par ce circuit est donnée par la pente de la phase autour de la fréquence de résonance (qui a lieu lorsque la phase est nulle). Elle dépend du choix des fréquences  $f_{cPH}$  et  $f_{cPB}$ , et, par conséquent, du choix des éléments des filtres passe-haut et passe-bas.

## IV.2.3.2. Réalisation pratique

Dans la pratique, les inductances et, dans une moindre mesure, les capacités, ne possèdent pas des caractéristiques idéales et sont notamment affectées par des pertes résistives et capacitives importantes à travers le substrat.

De plus, la bibliothèque associée au procédé technologique que nous avons utilisé ne dispose pas de modèles paramétrables d'inductances, ce qui nous a conduit à dessiner et modéliser nos propres composants à l'aide du logiciel Momentum [II-33]. A partir des simulations réalisées, nous avons extrait un modèle équivalent dit « en pi » [II-34], semblable au modèle de la Figure II-28.



Figure II-28 : Modèle en pi d'une inductance

Dans celui-ci,  $L_s$  représente l'inductance proprement dite et  $R_s$  sa résistance série associée qui permet également de prendre en compte l'effet de peau.  $C_{ox}$  représente la capacité lignesubstrat et  $R_{sub}$  la résistance du substrat. Enfin,  $C_s$  modélise la capacité métal-métal entre la ligne de sortie et l'enroulement de la spirale. Notons qu'il existe des modèles d'inductances basés sur des paramètres physiques [II-35] ou non [II-36] qui permettent de modéliser fidèlement sur de très larges plages de fréquences le comportement des inductances. Cependant, le modèle simplifié que nous avons utilisé s'est révélé suffisant puisque, comme nous le verrons plus loin, nous n'avons constaté, après réalisation de nos filtres, aucun décalage entre les fréquences centrales simulées et mesurées.

L'élément de retard a ensuite été simulé et optimisé sous Cadence, en l'intégrant avec le circuit différentiel. La topologie finalement obtenue est présentée sur la Figure II-29.



Figure II-29 : Schéma électrique du retard passif

On remarquera qu'elle ne fait appel qu'à une seule inductance :  $L_h$ . Il est en effet apparu au cours des optimisations que l'influence de  $L_b$  était négligeable sur le comportement du circuit, et que son utilisation ne se justifiait finalement pas. Sa suppression permet en outre d'économiser une surface non-négligeable sur le dessin des masques du circuit global.

De plus cette configuration présente une impédance d'entrée assez forte et une impédance de sortie faible qui permettent d'obtenir une adaptation en tension correcte entre l'élément de retard et l'amplificateur différentiel.

## IV.3. Dessin des masques et résultats obtenus

La Figure II-30 présente le schéma électrique du filtre complet, où l'on retrouve l'élément de retard dans la boucle de rétroaction entre les accès 2 et 3 de l'amplificateur.



Figure II-30 : Schéma électrique du filtre complet

L'étape suivante de la conception a consisté à réaliser le dessin des masques du circuit (Figure II-31). Les dimensions de la puce sont 1.12 mm par 1 mm, une part importante de la surface étant occupée par les 3 inductances du circuit. De plus, la nécessité de réaliser des puces rectangulaires a eu pour conséquence que près d'un quart de la surface de la puce est inoccupée. On peut donc estimer que la surface réelle du circuit (capacités de filtrage entre alimentation et masse et plots inclus) est d'environ 850  $\mu$ m<sup>2</sup>.



Figure II-31 : Dessin des masques du filtre

Les paramètres S et le facteur de bruit simulés à partir du schéma électrique et du dessin des masques sont présentés sur la Figure II-32. Les différences observées s'expliquent par la prise en compte dans les simulations du dessin des masques d'un certain nombre de composants parasites permettant notamment l'estimation des couplages capacitifs entre les lignes et avec le substrat. Les résultats obtenus, dans un cas comme dans l'autre, sont relativement similaires. On notera cependant que la prise en compte des couplages conduit notamment à une perte de gain d'environ 1.8 dB à la fréquence centrale du filtre, celle-ci étant toujours obtenue à 1.95 GHz. On constate également une légère augmentation de la bande passante (qui de 130 MHz passe à 170 MHz), et du facteur de bruit (de 4.2 à 4.6 dB).



Figure II-32 : Caractéristiques simulées du filtre

Nous présentons, sur la Figure II-33, les courbes du comportement en puissance du filtre. Dans les 2 cas, le point de compression est obtenu pour une puissance en entrée comprise entre -23 et -21 dBm.



Figure II-33 : Tracé du point de compression à -1dB

Lors des simulations à partir du dessin des masques le point d'interception de l'intermodulation d'ordre 3 est obtenu pour une puissance d'entrée de -12 dBm. Enfin la consommation du circuit est de 12 mA à 2.7 V (soit un peu plus de 32 mW).

# IV.4. Mesures et rétrosimulations

Une photographie de la puce reçue est présentée sur la Figure II-34.



Figure II-34 : Microphotographie de la puce réalisée

Nous avons réalisé des mesures de paramètres S sur 9 des puces reçues, à l'aide d'un analyseur de réseau à 2 accès HP 8510C. Les résultats présentés ici sont une moyenne de ces mesures, que nous comparons avec les simulations du dessin des masques. La Figure II-35 présente les résultats obtenus.



Figure II-35 : Paramètres S mesurés du filtre à 2.7V

On constate que les adaptations et l'isolation sont globalement conformes aux résultats attendus, mais que par contre le gain et la bande passante du filtre sont fortement dégradés par rapport à la simulation. En effet, le gain n'est plus que de 4 dB à la fréquence centrale, et la bande passante passe de 170 à 260 MHz. La consommation est en revanche conforme à ce que nous attendions, avec 12 mA mesurés.

Nous avons alors décidé d'augmenter la tension de polarisation en passant à 4 V, puis à 5 V. Les résultats obtenus pour le gain sont présentés sur la Figure II-36, les autres paramètres S étant regroupés dans l'annexe C.



Figure II-36 : Gain mesuré pour des polarisations de 2.7 V, 4 V et 5 V

Le gain remonte à des valeurs plus proches de la simulation, mais la bande passante reste quasi-inchangée et toujours proche des 260 MHz. De plus, la consommation augmente nettement puisqu'elle est respectivement de 21 mA à 4 V et de 27 mA à 5 V.

Une des hypothèses émises pour expliquer ce comportement est que la ligne reliant le plot de masse DC (à gauche sur le dessin des masques) et les plots de masse RF (plots présents de part et d'autre des plots RF, en haut et en bas de la puce) peuvent se comporter comme une inductance parasite.

Pour valider cette hypothèse et mieux comprendre ces résultats, nous avons réalisé une série de rétrosimulations avec la version 4.40 du design kit que nous avons utilisé pour concevoir le circuit.

Celles-ci nous ont permis de conclure que l'augmentation de la bande passante était bien imputable à l'inductance parasite due à la ligne reliant les plots de masse DC et RF, d'une valeur d'environ 400pH avec une résistance série de  $5 \Omega$ . Nous n'avons en revanche pas pu trouver d'explication satisfaisante à la forte réduction du gain constatée lors des mesures, d'autant que la présence de l'inductance parasite contribue à une augmentation du gain.

Nous avons alors réalisé de nouvelles simulations de ce circuit, mais en utilisant cette fois la dernière version du design kit en notre possession (version 4.42) et en incluant l'inductance parasite dans le schéma électrique. Les résultats obtenus sont présentés sur la Figure II-37 pour le gain, et dans l'annexe C pour le reste des paramètres S.



Figure II-37 : Gain obtenu lors des rétrosimulations avec le design kit version 4.42

On constate cette fois une bonne concordance entre les mesures et les rétrosimulations entre 0.5 et 2.5 GHz, même si ces dernières ont été réalisées à partir du schéma électrique et nonpas du layout que nous n'avons pas redessiné. Ceci nous permet donc de valider le principe de la réalisation d'un filtre récursif à partir d'un circuit différentiel.

## IV.5. Conclusion

Nous venons de détailler une méthode originale de conception d'un filtre récursif à simple accès à partir d'un amplificateur différentiel et d'un élément de retard. Le circuit réalisé nous a permis de valider cette technique, même si l'utilisation d'une version obsolète du design kit n'a pas permis d'atteindre les performantes escomptées.

En outre, le filtre ainsi réalisé n'est pas très sélectif. Cela peut être attribué à la difficulté de réaliser une adaptation en tension correcte entre retard et amplificateur lorsque ce dernier est adapté à  $50\Omega$ . De plus, son gain ainsi que sa fréquence centrale sont fixes.

Enfin, les circuits sur Silicium sont très souvent à accès différentiels, ce qui n'est pas le cas de notre filtre.

Aussi, nous nous proposons, dans la partie suivante de ce chapitre, de réaliser un second filtre récursif qui doit corriger ces défauts. L'objectif est ici de réaliser une topologie différentielle dont la fréquence centrale, le gain et la bande passante sont accordables.

# V. Filtre récursif différentiel d'ordre 2 accordable en gain, fréquence centrale et largeur de bande passante

# V.1. Introduction

Ce second circuit repose sur le principe de la conception modulaire des filtre récursifs que nous avons présenté au début de ce chapitre. Cette approche consiste à placer les étages du filtre en cascade plutôt qu'en échelle, ce qui peut permettre de réaliser des filtres d'ordre plus élevé à nombre d'étages identique. On obtient également un meilleur contrôle de la stabilité électrique puisque chaque étage est en principe isolé du précédent, il ne peut donc pas se créer de boucles multiples dans la structure.

Nous avons cette fois choisi de réaliser un filtre entièrement différentiel, dont la structure s'inspire de celle présentée dans les seuls exemples de filtres récursifs sur Silicium disponibles dans la littérature (voir Figure II-38). Une réalisation a été faite en technologie CMOS [II-27], l'autre en technologie bipolaire [II-28].



Figure II-38 : Schéma de principe du filtre récursif différentiel

On utilise en entrée un amplificateur à deux entrées et une sortie, toutes différentielles, qui permet d'ajuster indépendamment les gains sur chaque accès (voir Figure II-39 qui présente la topologie utilisée dans [II-28]). Concrètement, cet amplificateur est construit en utilisant deux paires différentielles (on a ainsi deux entrées) en parallèle, partageant leurs résistances de charge  $R_c$ . On obtient ainsi une sortie unique. L'entrée directe (in 1) se fait sur un étage base commune pour la plus grande facilité à adapter à  $50\Omega$ , l'entrée de la boucle de rétroaction (in 2) se fait, pour sa part, sur un étage émetteur commun.



Figure II-39 : Amplificateur à deux entrées et une sortie présenté dans [II-28]

La topologie utilisée dans [II-27] est très proche, si ce n'est qu'elle est réalisée en technologie CMOS. L'entrée directe se fait sur un montage grille commune, et l'entrée de la boucle se fait sur un montage source commune. De plus, les résistances de charge  $R_C$  sont dans ce cas remplacées par deux transistors PMOS.

L'élément de retard requis dans toute réalisation de filtre récursif est ici obtenu en cascadant des amplificateurs de type source commune [II-27] ou émetteur commun [II-28].

Le délai dans chaque amplificateur est donné par la constante de temps  $\tau$ , proportionnelle à la fréquence de gain unitaire  $f_t$  des transistors utilisés, et contrôlable par le courant de polarisation de l'amplificateur. En utilisant un nombre suffisant d'amplificateurs (deux dans [II-27], un seul dans [II-28] où les fréquences de fonctionnement sont plus élevées), on obtient alors le retard recherché, correspondant à un déphasage de  $k \times 360^{\circ} (k \in \mathbb{N}^*)$  à la fréquence centrale du filtre. L'intérêt d'une telle solution est que l'on peut alors réaliser un circuit ne comportant aucune inductance. En contrepartie, la consommation électrique augmente et le maintien de la stabilité électrique du filtre peut devenir beaucoup plus problématique.

## V.2. Implémentation

Le filtre réalisé repose sur la mise en cascade de deux cellules récursives élémentaires conçues selon le modèle visible sur la Figure II-40.



Figure II-40 : Filtre récursif différentiel à 2 cellules

Chaque étage se compose d'un sommateur qui réalise à la fois l'addition des signaux et l'adaptation d'entrée à  $50\Omega$ , d'un élément de retard, et d'un « tampon » permettant l'adaptation à  $50\Omega$  en sortie.

Pour réaliser les différents éléments que nous venons d'énumérer, nous avons du faire usage d'amplificateurs cascode et de miroirs de courant. Aussi, nous donnons maintenant quelques rappels sur ces fonctions, et nous verrons comment ceux-ci ont été utilisés et combinés afin d'obtenir le filtre complet.

## V.2.1. Rappels théoriques

## V.2.1.1. Amplificateur cascode [II-37]

Cette structure est très fréquemment utilisée pour réaliser des amplificateurs faible bruit (Low Noise Amplifier ou LNA) aux hautes fréquences. En effet, il permet de réduire fortement l'effet Miller, responsable des limitations du gain des transistors bipolaires aux fréquences microondes car reponsable de l'apparition d'un pôle dans la fonction de transfert (voir annexe D).

Comme nous l'avons vu plus tôt dans ce chapitre, les deux configurations les plus intéressantes pour réaliser des amplificateurs sont les montages émetteur commun et base commune. Cependant, avec une configuration émetteur commun, la capacité base-collecteur  $C_{\mu}$  réalise une rétroaction positive entre l'entrée et la sortie du transistor. Cette rétroaction conduit à une augmentation de l'impédance d'entrée du transistor caractéristique de l'effet Miller. En revanche, dans un montage base commune, cette capacité se trouve entre le collecteur et la masse, ce qui supprime l'effet Miller et permet d'adapter plus facilement l'entrée du circuit. Malheureusement, la base commune est affectée par un facteur de bruit très élevé qui fait qu'on lui préfère généralement l'émetteur commun pour réaliser l'étage d'entrée d'un LNA.

Une solution possible pour obtenir un gain en tension élevé sur une bande de fréquences plus large qu'avec un simple émetteur commun est d'utiliser une structure cascode qui augmente l'isolation entre sortie et entrée. Ce montage consiste à cascader deux transistors, le premier étant monté en émetteur commun et le second en base commune (voir Figure II-41).



Figure II-41 : Amplificateur cascode

Un circuit équivalent petit-signal très simplifié de cet amplificateur est présenté sur la Figure II-42.



Figure II-42 : Schéma équivalent de l'amplificateur cascode

Le courant d'entrée  $i_I = i_{B1}$  traversant la base de l'étage émetteur commun est :

$$i_{B1} = \frac{v_I}{r_{\pi}} \tag{71}$$

$$\beta_1 i_{B1} = i_{C1} = i_{E2} , \qquad (72)$$

$$i_0 = i_{C2},$$
 (73)

$$i_{E2} = i_{C2} + i_{B2} = \left(1 + \frac{1}{\beta_2}\right) i_{C2}.$$
(74)

En supposant que le transistor est polarisé dans la zone d'amplification, on a alors  $\beta_2 \gg 1$ . Le gain en courant de la base commune est alors quasiment égal à l'unité et  $i_{E2} \approx i_{C2}$ . Le montage base commune se comporte en fait en suiveur de courant.

On peut alors en déduire le gain en courant du montage cascode :

$$G_{I} = \frac{i_{O}}{i_{I}} = \frac{i_{C2}}{i_{B1}} = \beta_{1}$$
(75)

Le gain en tension peut alors être exprimé par :

$$G_{V} = \frac{v_{O}}{v_{I}} = \frac{-R_{L}i_{O}}{r_{\pi 1}i_{I}} = -\frac{R_{L}}{r_{\pi 1}}\beta_{1} = -g_{m1}.R_{L}$$
(76)

En outre,

et

On constate que le gain en tension dépend uniquement du transistor d'entrée monté en émetteur commun, le transistor en base commune servant pour sa part à accroître l'isolation.

## V.2.1.2. Miroir de courant [II-38]

La plupart des montages à base de transistors nécessitent la présence d'une source de courant. De nombreuses topologies permettent de réaliser une telle source qui présente un certain nombre d'avantages par rapport à une polarisation classique par des résistances : réduction de la taille de la résistance de polarisation de la base du transistor à polariser, meilleure stabilité du point de polarisation vis-à-vis des variations de température, et courant de collecteur constant même lorsque  $V_{CE}$  varie.

Nous allons nous intéresser ici au montage le plus simple, le miroir de courant ou source de Widlar, dont la configuration typique est présentée sur la Figure II-43. Comme on peut le voir, ce circuit ne fait appel qu'à une résistance et deux transistors identiques, dont l'un est connecté comme une diode ( $Q_1$  sur la Figure II-43).



Figure II-43 : Miroir de courant simple

Les deux transistors étant identiques, on a :

$$V_{BE1} = V_{BE2} = V_{BE}, (77)$$

$$I_{B1} = I_{B2} = I_B \tag{78}$$

et

$$I_{C1} = I_{C2} = I_C. (79)$$

Le courant de référence I<sub>R</sub> est donné par :

$$I_{R} = \frac{V_{CC} - V_{BE}}{R} = I_{B1} + I_{B2} + I_{C1} = 2I_{B} + I_{C}$$
(80)

En posant  $I_C = \beta_{DC} I_B$ , on peut donc exprimer le courant  $I_C$  délivré par le miroir par :

$$I_{C} = \frac{\beta_{DC}}{\beta_{DC} + 2} I_{R}, \text{ ce qui dans le cas où } \beta_{DC} \gg 1 \text{ conduit à } I_{C} \approx I_{R}.$$
(81)

L'appellation miroir de courant vient donc du fait que ce circuit « recopie » à sa sortie le courant de référence qui lui est délivré. En outre, il est possible de remplacer les transistors uniques  $Q_1$  et  $Q_2$  par plusieurs transistors en parallèle afin de modifier le rapport  $I_C/I_R$ . Par exemple, si  $Q_1$  est constitué de 2 transistors et  $Q_2$  de 7, on obtiendra en sortie un courant  $I_C \approx 3.5I_R$  (voir Figure II-44).



Figure II-44 : Miroir de courant possédant un rapport de 3.5 entre  $I_C$  et  $I_R$ 

En pratique, pour que le circuit fonctionne correctement, il faut que  $Q_1$  soit polarisé dans la zone linéaire. Toutefois, même dans ce cas, la valeur du courant délivré  $I_{C2}$  est légèrement dépendante de la tension  $V_{CE2}$ , comme on peut le voir sur la caractéristique  $I_C(V_{CE})$  à  $I_B$  constant de la Figure II-12. En effet, pour aboutir à l'expression (81), nous nous sommes placés dans un cas idéal qui ne tient pas compte de l'effet Early.

Plusieurs solutions existent pour réduire la dépendance à  $V_{CE2}$ . Nous en citons ici quelques unes :

- L'ajout de résistances entre les émetteurs de Q<sub>1</sub> et Q<sub>2</sub> et la masse (voir Figure II-45(a)) : lorsque  $I_{C2}$  tend à devenir supérieur à  $I_R$ , il conduit à une augmentation de la tension aux bornes de  $R_2$  et une diminution de V<sub>BE2</sub> qui force alors  $I_{C2}$  à tendre à nouveau vers  $I_R$ . Cette structure permet en outre d'augmenter la résistance de sortie qui vaut à l'origine  $1/g_{O2}$  et qui ici augmente d'un facteur  $(1+g_{m2}.R_2)$ . De plus le rapport  $I_C/I_R$  peut être contrôlé par le rapport  $R_1/R_2$  et la sensibilité à l'appairement de Q<sub>1</sub> et Q<sub>2</sub> est réduite.
- L'ajout d'un troisième transistor Q<sub>3</sub> agissant comme un cascode sur Q<sub>2</sub> permet également une amélioration. Cette configuration (Figure II-45(b)) est appelée miroir de courant de Wilson. Q3 permet d'isoler Q1 et Q2 des fluctuations dans la tension de sortie. Cette configuration a néanmoins le défaut de nécessiter une tension minimale de fonctionnement plus élevée à l'accès 2, égale à  $V_{CE3sat} + V_{BE2}$ , que les circuits que nous venons de voir.
- Le miroir de courant de Wilson peut être amélioré par l'ajout d'un quatrième transistor Q4 au montage (voir Figure II-45(c)). Ce dernier permet de réduire encore plus la dépendance courant-tension en rendant les tensions de collecteur identiques sur les 2 branches du montage. Cette configuration requiert néanmoins que les 4 transistors utilisés soient parfaitement identiques pour fonctionner correctement et nécessite comme pour le cas précédent une tension minimale assez élevée pour fonctionner correctement.



Figure II-45 : Améliorations possibles du miroir de courant

Ces rappels effectués, nous allons voir comment ont été réalisés les différents éléments du circuit : retard, sommateur et « tampon ».

#### V.2.2. Elément de retard

Comme nous l'avons indiqué plus haut, la solution retenue dans [II-27] et [II-28] pour obtenir le retard nécessaire à la réalisation du filtre récursif est l'utilisation d'un ou deux étages amplificateurs ; le temps de transit dans chaque étage permettant finalement d'atteindre le délai recherché. L'intérêt d'une telle solution – c'est la raison pour laquelle elle avait été utilisée – est qu'elle peut permettre de se passer de l'utilisation d'inductances et ainsi d'obtenir des circuits très compacts. Mais elle présente également deux gros inconvénients à nos yeux : d'une part l'utilisation d'un circuit actif conduit nécessairement à une augmentation de la consommation électrique, et d'autre part la stabilité du système est beaucoup plus difficile à maintenir puisque les étages présents dans la rétroaction ont un gain supérieur à 1.

Aussi, nous avons préféré utiliser à nouveau une solution passive basée sur le même modèle de combinaison passe-haut passe-bas que pour le premier circuit présenté dans ce chapitre. Deux modifications ont cependant été apportées à la structure de base. Comme le reste du filtre, le retard est désormais en configuration différentielle et, afin de rendre celui-ci variable, nous avons ajouté des diodes varactor.
Celles-ci vont permettre, grâce à une tension de contrôle, de faire varier la fréquence de coupure de la partie passe-bas et donc la fréquence centrale de l'élément de retard, ainsi que la variation de phase autour de celle-ci. Cette variation de pente de la phase conduit alors à une modification de la valeur du retard apporté.

Le circuit utilisé est présenté sur la Figure II-46.



Figure II-46 : Elément de retard différentiel accordable

Comme on peut le voir sur le schéma, le passage en différentiel fait que trois inductances sont désormais nécessaires. Néanmoins les valeurs et les dimensions de celles-ci ont été optimisées afin d'occuper le moins de place possible. Ainsi, la plus grosse inductance a une valeur de 770 pH (contre 1.5 nH dans le premier circuit) et ne mesure que  $300x160 \ \mu\text{m}^2$  (contre  $350x425 \ \mu\text{m}^2$  dans le premier cas), tandis que les deux petites valent 500 pH pour une surface de  $150x175 \ \mu\text{m}^2$ .

Cette optimisation des dimensions est particulièrement critique dans notre cas puisque le circuit complet du filtre requiert l'utilisation de deux blocs retard.

On peut noter que nous aurions également pu utiliser des diodes varactor dans le premier circuit pour rendre sa réponse accordable en fréquence.

#### V.2.3. Sommateur

Dans les circuits de [II-27] et [II-28], l'addition des signaux est effectuée à l'aide de deux amplificateurs différentiels (base commune pour l'entrée directe, émetteur commun pour l'entrée de la rétroaction) en parallèle partageant leurs résistances de charge. On obtient ainsi un circuit à deux accès d'entrée et un de sortie. Le choix d'un amplificateur où les transistors sont couplés par la base pour la voie directe est justifié par la facilité d'adapter ce montage à  $50 \Omega$  en entrée. Néanmoins ce type de structure présente un bruit important. C'est pourquoi nous avons choisi d'utiliser ici une structure cascode s'inspirant de l'amplificateur large bande présenté dans [II-37]. De plus, celui-ci ne fait appel à aucune inductance pour son implémentation, ce qui va permettre d'optimiser les dimensions du circuit. Ce type de topologie a cependant un défaut : il n'est pas possible d'obtenir à la fois une bonne adaptation en puissance et en bruit sur une large bande de fréquence [II-39]. L'application à laquelle cet amplificateur est destiné n'étant pas large bande, cela ne posera donc pas de problème particulier. Il suffira ainsi de rechercher le meilleur compromis adaptation d'entrée – facteur de bruit possible autour de 2 GHz, fréquence à laquelle le filtre devra fonctionner.

L'amplificateur de la branche récursive est une simple paire différentielles à couplage par les émetteurs, dont la polarisation est assurée par un miroir de courant contrôlé par une tension  $G_{tune}$ . L'intérêt de cette solution est double : elle permet de jouer sur le gain dans la rétroaction et ainsi de faire varier la sélectivité du filtre en agissant sur le rapport de gain entre voie directe et rétroaction, et elle permet en outre d'avoir un moyen de contrôler et éventuellement rétablir la stabilité du filtre.

Le double amplificateur ainsi conçu est présenté sur la Figure II-47.



Figure II-47 : Schéma électrique du sommateur différentiel

Une partie des performances simulées l'amplificateur de la voie directe sont présentées sur la Figure II-48. Le reste des modes mixtes de ce dispositif est présenté dans l'annexe E.

Le principe des modes mixtes, ainsi que leur signification, est présenté en annexe A. Nous rappellerons simplement ici que l'indicatif *dd* correspond à un fonctionnement en mode purement différentiel (signaux d'entrée égaux en module et opposés en phase; idem en sortie), et *cc* à un fonctionnement en mode purement commun (signaux d'entrée égaux en module et en phase; idem en sortie).



Figure II-48 : Caractéristiques principales de la voie directe du sommateur

L'adaptation en entrée et en sortie est correcte et le facteur de bruit (obtenu en utilisant des baluns en entrée et en sortie du circuit) est d'environ 2.3 dB autour de 2 GHz pour un gain en différentiel légèrement inférieur à 10 dB. Le gain en mode commun est inférieur à -7 dB autour de 2 GHz. La consommation en courant est légèrement inférieure à 8 mA pour une polarisation à 2.7 V.

La Figure II-49 présente le gain sur la rétroaction en boucle ouverte (on ouvre la boucle en sortie du sommateur et on étudie le bloc retard + amplificateur de la rétroaction) où l'on fait varier le retard (a) ou la polarisation du miroir de courant (b). Dans le premier cas (a), nous avons à chaque fois également ajusté le gain de l'amplificateur pour être le plus proche possible du gain unitaire sans toutefois le dépasser.



Figure II-49 : Gain en boucle ouverte dans la branche de rétroaction

Comme on pouvait s'y attendre, on constate que l'utilisation d'un filtre passe-bande pour réaliser le retard procure déjà un filtrage préliminaire. La bande passante obtenue est néanmoins importante (plus de 300 MHz), bien supérieure à celle obtenue avec l'effet récursif comme nous le verrons avec les résultats du circuit complet. La présence de ce filtre présente néanmoins un avantage : il permet de supprimer les motifs à  $2f_0$ ,  $3f_0$ , ... du filtre récursif pour ne conserver que le motif original [II-40].

On constate également que la fréquence centrale du filtre assurant le retard peut varier entre 1.75 et 2.4 GHz, correspondant à une bande d'accord relative de plus de 30%.

#### V.2.4. Tampon de sortie

Dans [II-27] et [II-28], le tampon de sortie est réalisé grâce à un collecteur commun ou un drain commun. Ce type de circuit permet effectivement d'obtenir facilement une adaptation de 50  $\Omega$  en sortie (c'est notamment pour cela que nous l'avons utilisé dans notre premier circuit), mais il ne permet pas d'obtenir de gain. Nous avons alors choisi ici d'utiliser un amplificateur cascode différentiel (voir Figure II-50) de structure quasi-identique à celui utilisé dans la voie directe du sommateur, ce dernier circuit s'étant en effet révélé simple à adapter en sortie. De plus, nous avons ajouté un contrôle du gain de l'étage par le biais d'un transistor PMOS utilisé comme une résistance variable.



Figure II-50 : Schéma électrique de l'étage tampon de sortie

La Figure II-51 présente les variations du gain à 2 GHz et de l'adaptation en sortie du tampon fonctionnant en mode différentiel en fonction de  $G_{tune_out}$ .



Figure II-51 : Gain et adaptation en sortie du tampon en mode différentiel

Il est possible d'obtenir un gain variant entre 0 et 8 dB. On peut voir que l'impédance de sortie est quasiment insensible aux variations du gain puisque  $S_{dd22}$  reste, dans tous les cas, inférieur à -15 dB sur la plage de variation de la fréquence centrale du filtre.

#### V.2.5. Structure globale

Le schéma électrique simplifié du filtre complet est présenté sur la Figure II-52.



Figure II-52 : Filtre récursif complet

Si le filtre comporte bien deux sommateurs et deux éléments de retard, seul un tampon est utilisé. Il est en effet inutile d'en utiliser un entre le premier et le second étage puisque c'est l'amplificateur de la voie directe du sommateur qui va ici faire office de tampon. On réduit ainsi la complexité du circuit tout en limitant la consommation. De plus, ce second sommateur n'a pas forcément besoin de présenter un niveau de bruit aussi faible que celui présent en entrée de circuit car, d'après la formule de Friis [II-41], le facteur de bruit dépend surtout du premier étage. Nous avons donc pu optimiser cette section pour améliorer encore un peu la consommation de courant.

Le dessin des masques réalisé est présenté sur la Figure II-53.



Figure II-53 : Dessin des masques du filtre

Ses dimensions sont de 1.34x1.09 mm<sup>2</sup>. Sur la puce, on peut identifier en haut à gauche et en bas à droite les deux éléments de retard. Les sommateurs sont placés en bas à gauche au dessus des plots d'entrée et au milieu. Le tampon a, quant à lui, été disposé en haut à droite juste en dessous des plots de sortie. Les accès RF requièrent l'utilisation de cinq plots séparés de 125µm centre à centre car les pointes différentielles utilisées en mesure sont de type masse – signal – masse – signal – masse.

#### V.3. Résultats de simulation

Nous présentons ici les résultats simulés à partir du dessin des masques incluant les capacités parasites.

Les paramètres S mixtes en mode différentiel sont présentés sur la Figure II-54. Le reste des paramètres mixtes est donné dans l'annexe E.



Figure II-54 : Paramètres S mixtes en mode différentiel du filtre

Les adaptations, aussi bien en entrée qu'en sortie, sont correctes, de même que l'isolation. Pour cette simulation, nous avons choisi, pour les différents paramètres de réglage, d'avoir une bande passante de 60 MHz et un gain de 15 dB en prenant des valeurs identiques pour les deux retards.

Les paramètres S mixtes de conversion de modes sont bons puisque, dans le pire des cas, leur valeur reste inférieure à -50 dB.

La Figure II-55 montre la capacité d'accord en fréquence du filtre.



Figure II-55 : Variations de la fréquence centrale du filtre

On retrouve ici les résultats présentés sur la Figure II-49 avec une fréquence centrale qui peut varier de 1.70 à 2.4 GHz environ. Sur toute cette plage de variation il est possible de conserver la bande passante à 60 MHz et le gain à 15 dB en réglant correctement les gains de chaque boucle et du tampon.

Cependant, l'intérêt majeur d'utiliser une structure à deux étages réside dans le fait qu'il est possible de modifier l'allure de la réponse. Ainsi, en prenant des valeurs de retard différentes pour les étages 1 et 2 il est possible d'aplatir la réponse dans la bande, comme l'illustre la Figure II-56.



Figure II-56 : Aplatissement de la réponse dans la bande

Ce lissage de la réponse se fait néanmoins au détriment de la bande passante qui peut alors difficilement être ramenée, par augmentation des gains dans la boucle de rétroaction de chaque étage, en dessous de 130 MHz, sous peine de rendre le circuit potentiellement instable. Il est néanmoins toujours possible de faire varier la fréquence centrale et le gain du filtre obtenu.

La consommation totale du filtre avec les réglages permettant d'obtenir les réponses de la figure II-54 varie entre 14 et 20 mA à 2.7 V.

Le facteur de bruit, toujours avec les réglages précédents, varie entre 3.7 et 5.7 dB selon la fréquence centrale choisie. Les courbes sont regroupées en annexe E.

Le principal point faible de ce circuit concerne la linéarité. En effet, avec un gain de 15 dB à la fréquence centrale, le point de compression à -1dB est atteint pour des puissances d'entrée variant entre -53 et -39 dBm, ce qui est très faible. Les points d'interception de l'intermodulation d'ordre 3, pris à 1 MHz de la fréquence centrale, sont pour leur part obtenus pour des puissances d'entrée allant de -37 à -22 dBm. Ces problèmes de linéarité s'expliquent en partie par le nombre d'étages placés les uns derrière les autres, et aussi par le fait que ce circuit a principalement été optimisé en vue de limiter la consommation électrique et le niveau de bruit. Une autre explication partielle à ces résultats est que la linéarité au niveau de l'étage tampon est dégradée lorsqu'on diminue son gain.

#### V.4. Mesures

La Figure II-57 présente une photographie de la puce réalisée.



Figure II-57 : Microphotographie de la puce réalisée

Comme avec le premier filtre réalisé, nous avons effectué des mesures sur une série de 9 puces prises au hasard parmi les échantillons reçus. L'analyseur de réseau utilisé ici est un modèle Agilent ENA Series E5071B disposant de 4 accès. Il est ainsi particulièrement destiné à la caractérisation des circuits différentiels et permet d'obtenir directement à l'écran le tracé des paramètres S mixtes du circuit testé.

Les résultats obtenus pour chaque circuit sont très proches. De plus, en utilisant les différentes possibilités de réglages, il a généralement toujours été possible de retrouver pour une puce les caractéristiques obtenues avec une autre. C'est pourquoi nous avons choisi de ne présenter ici que les résultats obtenus sur l'un des échantillons testés.

La Figure II-58 présente les paramètres S mixtes obtenus en mode différentiel pour une fréquence centrale de 1.90 GHz (fréquence centrale obtenue en polarisant les diodes varactor à 0 V). Les autres quadrants de la matrice mixte peuvent être consultés en annexe E.

On peut constater ici une très bonne concordance entre paramètres simulés et mesurés. Ces résultats ont été obtenus sans avoir à agir sur le réglage de fréquence centrale. Nous avons uniquement joué sur les contrôles de la bande passante (amplificateurs des rétroactions) et du gain global (tampon de sortie).

La valeur de -60 dB du paramètre S<sub>dd12</sub> est due au fait que l'on se situe alors à la limite de dynamique de l'analyseur de réseau. En effet, nous avons choisi d'utiliser une puissance de

signal faible (-55 dBm, minimum proposé par l'analyseur) pour être sûr que le circuit ne compresserait pas. L'analyseur disposant d'une dynamique de 115 dB, la valeur obtenue de -60 dB représente donc bien la limite des valeurs mesurables.



Figure II-58 : Paramètres S mixtes en mode différentiel pur mesurés et simulés

Bien que les valeurs de gain simulées et mesurées présentent une bonne concordance autour de 2 GHz, la réjection hors-bande n'est pas aussi bonne qu'attendu, particulièrement après la résonance. Cela est du à la présence non désirée d'une seconde résonance centrée à 6.5 GHz et présentant un gain très important (voir Figure II-59). Cette caractéristique a été relevée avec des réglages du filtre légèrement différents de ceux utilisés pour la Figure II-58, ce qui explique la différence de gain à 1.9 GHz. Cette seconde résonance, de bande passante élevée (environ 500 MHz) est indépendante des réglages du filtre : même en coupant totalement les alimentations des amplificateurs de rétroaction (ce qui fait totalement disparaître la résonance autour de 2 GHz due au fonctionnement récursif), ce pic ne disparaît pas et reste à une valeur élevée.

Nous en avons ainsi conclu que celui-ci était du au fonctionnement propre des amplificateurs qui, placés en cascade comme c'est le cas ici, peuvent conduire à cette valeur élevée de gain. Il est en outre probable qu'à ces fréquences, certaines lignes commencent à se coupler et que les modèles d'inductances que nous avons utilisés ne soient plus valides, ce qui pourrait expliquer le comportement filtrant constaté ici.



Figure II-59 : Gain différentiel du filtre mesuré entre 0.5 et 8.5 GHz

Néanmoins, le fonctionnement du filtre autour de 2 GHz n'apparaît pas particulièrement affecté par ce comportement inattendu à plus haute fréquence. En outre, une simple structure passe-bas en sortie de montage pourrait permettre d'éliminer cet effet indésirable. Nous avons ainsi pu vérifier un accord en fréquence possible entre 1.73 et 2.38 GHz (voir Figure II-60), très proche des valeurs attendues (1.70 à 2.40 GHz). Cependant, il n'a pas été possible de maintenir, en dessous de 1.9 GHz, un gain de 15 dB et une bande passante de 60 MHz. Le gain chute en effet jusqu'à atteindre 5.5 dB à 1.73 GHz, et la bande passante minimale augmente progressivement jusqu'à atteindre 110 MHz à cette fréquence. Ces valeurs de gain et de bande passante représentent les meilleures caractéristiques qui ont pu être atteintes, tout en maintenant la stabilité électrique.

Théoriquement, il aurait du être possible de conserver un gain de 15 dB et une bande passante de 60 MHz sur toute la bande d'accord fréquentiel.

De ces résultats, nous avons pu conclure que, d'une part, les blocs passifs réalisant les retards avaient des caractéristiques conformes, au moins jusqu'à 3 GHz, à ce que nous avions simulé, et que, d'autre part, les amplificateurs avaient des fréquences de fonctionnement décalées vers les hautes fréquences par rapport à ce que nous attendions.



Figure II-60 : Accordabilité fréquentielle du filtre

Dans les conditions de polarisation qui ont permis d'aboutir aux courbes de la Figure II-60, la consommation électrique s'établit entre 17 et 24 mA à 2.7 V. Ces résultats sont assez proches des 14 à 20 mA attendus. La valeur de 24 mA correspond en fait au maximum que le circuit consomme lorsqu'on se place en limite de stabilité électrique.

Dans ces conditions, le point de compression à -1 dB a été obtenu pour des puissances d'entrée variant entre -39 et -35 dBm, soit un peu plus que les -53 à -39 dBm attendus. Les résultats mesurés sont donc meilleurs qu'attendu, d'autant que la variation de puissance d'entrée à laquelle la compression est atteinte se trouve réduite.

Nous avons également étudié quelles étaient les valeurs maximales du gain et minimales de la bande passante qui pouvaient être obtenues. Pour des fréquences centrales inférieures à 1.9 GHz, elles sont visibles sur la Figure II-60 et sont moins bonnes qu'attendu.

Ces caractéristiques s'améliorent ensuite progressivement. Lorsque la fréquence centrale dépasse 2.05 GHz environ, un gain proche de 40 dB associé à une bande passante pouvant descendre en dessous de 15 MHz peuvent être obtenus, comme on peut le voir sur la Figure II-61.

Dans ces conditions, le circuit est alors aux limites de la linéarité et de la stabilité électrique.



Figure II-61 : Performances optimales obtenues tout en conservant la stabilité électrique

Enfin, nous avons étudié la réponse du filtre pour des valeurs de retard différentes dans chaque étage. Comme attendu, nous avons ainsi pu obtenir des réponses plus plates dans la bande passante (voir Figure II-62). La bande passante obtenue est alors de 126 MHz, là encore en bon accord avec la simulation.



Figure II-62 : Réponse obtenue en choisissant des retard différents dans chaque branche

#### Chapitre II

Bien que nous n'ayons observé sur l'analyseur de réseau aucun pic pouvant faire penser à la présence d'oscillations dans la réponse, nous avons tout de même réalisé une autre série de mesures à l'aide d'un analyseur de spectre (Rohde & Schwarz modèle FSEK).

Nous n'avons pas, là non plus, observé d'oscillations dans les conditions de polarisation précédemment indiquées.

Néanmoins, quelques franges commencent à apparaître lorsque les circuits sont poussés à la limite de stabilité électrique, comme c'est le cas avec la réponse présenté sur la Figure II-61.

Cette analyse nous a ainsi confirmé la bonne stabilité de ce circuit, tant que l'on ne cherche pas à atteindre des valeurs de gain ou de bande passante extrêmes pour lesquelles ce circuit n'a pas été conçu.

#### V.5. Conclusion sur la seconde topologie de filtre récursif

Nous avons présenté, dans cette seconde partie de chapitre, un filtre différentiel récursif basé sur une conception modulaire pour réaliser une topologie d'ordre 2. Les résultats obtenus, qui ont été validés par la réalisation d'un prototype, font apparaître une capacité d'accord en fréquence importante d'environ 550 MHz autour de 2 GHz. En outre, les caractéristiques de chaque étage peuvent être accordées indépendamment et permettent d'obtenir un gain stable d'au moins 15 dB entre 1.90 et 2.38 GHz. La consommation, au vu du nombre de composants actifs utilisés, reste raisonnable puisqu'elle est au maximum de 24 mA. Le principal défaut de ce circuit se situe au niveau de sa linéarité puisque la compression est atteinte pour des puissances d'entrée comprises entre -39 et -35 dBm.

## VI. Conclusion

Dans ce chapitre, nous avons présenté deux topologies de filtres récursifs sur Silicium.

Le Tableau II-3 résume quelques unes des caractéristiques de celles-ci, comparées à celles des deux filtres sur Silicium et d'un sur Arséniure de Gallium tirés de la littérature.

	Circuit 1	Circuit 2	[II-27]	[II-28]	[II-19]
Туре	Récursif	Récursif	Récursif	Récursif	Récursif
	ordre 1	ordre 2	ordre 1	ordre 1	ordre 5
Technologie	BiCMOS Si	BiCMOS Si	CMOS Si	BiCMOS SiGe	AsGa
Surface de la	1.12 x 1.00	1.34 x 1.09	0.78	0.4 x 0.45	20.35
puce (mm <sup>2</sup> )					
Fréquence centrale	1.95 sim	1.7 à 2.4 sim	0.59 à 1.2 sim	6 à 9.4 sim	9
(GHz)	1.95 mes	1.73 à 2.38 mes	0.25 à 0.975 mes	6.6 à 10 mes	
Gain (dB)	10 sim.	15 sim.	27 sim	10.7 à 36.2 sim	23 sim
	5 mes.	5 à 40 mes	30 mes		
Bande passante	170 sim. Variable		Q=20 sim	Q=2 à 38 sim	900
(MHz)	260 mes.	60 sim	Q=36 mes		
		> 15 mes			
Facteur de	4.6 sim	3.7 à 5.7 sim	3.4 sim	8.8 à 10.4 sim	5 sim
bruit (dB)			3 mes		
P-1dB en	-21 sim.	-53 à -39 sim	-31	-26 sim	-
entrée (dBm)		-39 à -35 mes			
IIP3 en	-11 sim	-22 à -37 sim	-	-34 sim	-5 sim
entrée (dBm)					
Consommation	12 sim	14 à 20 sim	8.05 sim	5.8 à 7.6 sim	-
(mW)	12 mes	17 à 24 mes	21 mes		

Tableau II-3 : Performances comparées de nos filtres avec quelques exemples de la littérature

Le premier circuit est un filtre simple accès d'ordre 1 basé sur une méthode de combinaison des signaux originale, puisque faisant appel à un amplificateur différentiel. Cette méthode permet de réaliser de façon très simple des filtres peu sélectifs.

Le second circuit, plus complexe, est un filtre différentiel d'ordre 2 basé sur une conception modulaire à 2 étages dont l'implémentation s'inspire des filtres sur Silicium déjà proposés dans la littérature. Ce filtre, grâce à ses différentes possibilités de réglage, permet d'obtenir des plages d'accord en fréquence et en gain importantes, au prix d'une linéarité perfectible.

Ces deux méthodes de conception ont été validées par des réalisations.

Dans le chapitre suivant, nous allons voir un exemple de réalisation de filtre channélisé sur Silicium. Les filtres channélisés représentent une extension du principe des filtres récursifs et transversaux, dont l'un des avantages est de relâcher les contraintes au niveau de la sélectivité des sous-ensembles de filtres qui les constituent.

### **BIBLIOGRAPHIE**

#### [II-01] S. RAUSCHER

"Microwave Active Filter Based on Transversal and Recursive Principles" IEEE Transactions on Microwave Theory and Techniques, vol. 33, n° 12, Dec. 1985, pp. 1350-1360

#### [II-02] CADENCE

"Cadence Software" http://www.cadence.com

## [II-03] D. SZMYD, R. BROCK, N. BELL, S. HARKER, G. PATRIZI, J. FRASER, R. DONDERO

"QUBIC4 : a silicon RF-BiCMOS technology for wireless communication ICs" Proceedings of the 2001 bipolar/BiCMOS Circuits and Technology Meeting, pp. 60-63

#### [II-04] L. BILLONNET

"Etude de filtres actifs microondes récursifs et transversaux" *Thèse de Doctorat de l'Université de Limoges, 11 février 1993* 

#### [II-05] M. DELMOND

"Etude de filtres actifs récursifs monolithiques" *Thèse de Doctorat de l'Université de Limoges, 27 novembre 1996* 

#### [II-06] C. RYAN, C. WEITZEL, D. GOTTMAN, J. FRARY

"Wideband agile transversal filter" 1983 IEEE MTT-S Digest, pp. 355-357

#### [II-07] C. RAUSCHER

"Distributed microwave active filters with GaAs FETs" 1985 IEEE MTT-S Digest, pp. 273-276

#### [II-08] C. RAUSCHER

"Microwave active filters based on transversal and recursive principles" IEEE Transactions on Micrwave Theory and Techniques, vol. 33, n° 12, Dec. 1985, pp.1350-1360

#### [II-09] L. BILLONNET, B. JARRY, P. GUILLON

"Filtres actifs microondes récursifs accordables" 8èmes Journées Nationales Microondes, Brest, 12-14 mai 1993, pp. 20-21

#### [II-10] L. BILLONNET, B. JARRY, P. GUILLON

"New design techniques for high-order narrow-band microwave filters derived from low-frequency recursive concepts"

Microwave and Optical Technology Letters, vol. 6, n° 14, Dec. 1993, pp. 809-813

### [II-11] S. BHARJ, D. BECHTLE, G. TAYLOR, P. JOZWIAK, S. PERLOW, R. CAMISA

"A MMIC based 48 tap X-Band adaptative transversal filter" 1994 IEEE MTT-S Digest, pp. 1159-1162

## [II-12] L. BILLONNET, A. BRUCHER, C. CENAC, M. DELMOND, P. MEUNIER, B. JARRY, P. GUILLON

"Monolithic design concepts for novel microwave planar active filters" European Microwave Conference Proceedings, EuMc 1994, vol. 1, Sept. 1994, pp. 746-751

#### [II-13] M. DELMOND, L. BILLONNET, B. JARRY, P. GUILLON

"Etude d'un filtre actif récursif fonctionnant en bande X suivant les principes basses fréquences"

9èmes Journées Nationales Microondes, Paris, 4-6 Avril 1995

#### [II-14] M. DELMOND, L. BILLONNET, B. JARRY, P. GUILLON

"Hybrid and monolithic tunable recursive filter design at microwaves including a new stability analysis procedure" *Microwave and Optical Technology Letters, vol. 10, n*° *5, Dec. 1995, p. 263-270* 

#### [II-15] M. DELMOND, L. BILLONNET, B. JARRY, P. GUILLON

"High-order monolithic active recursive filter based upon multicellular approach" *1996 IEEE MTT-S Digest, pp. 623-626* 

#### [II-16] M. DELMOND, L. BILLONNET, B. JARRY, P. GUILLON

"New design approach for high-order active recursive filter using MMIC technology" European Microwave Conference Proceedings, EuMc 1996, vol. 1, Sept. 1996, pp. 405-408

### [II-17] A. BRUCHER, C. CENAC, M. DELMOND, F. DELPINO, B. MADRANGEAS, P. MEUNIER, V. MADRANGEAS, L. BILLONNET, B. JARRY

"Several methodologies for active filter design at microwaves" International Journal of RF and Microwave Computer-Aided Engineering, vol. 7, n° 3, mai 1997, pp. 250-267

#### **[II-18] JIN-SU KO, KWYRO LEE**

"Low power, monolithic tunable recursive filters having variable and uniform gain" 1997 IEEE Radio Frequency Integrated Circuits, 8-11 June 1997, pp. 51-54

#### [II-19] M. DANESTIG, H. JOHANSSON, A. OUACHA, S. RUDNER

"Low-noise active recursive MMIC filters" 1997 IEEE MTT-S Digest, pp. 705-708

#### [II-20] H. EZZEDINE, M. DELMOND, L. BILLONNET, B. JARRY, P. GUILLON

"Analysis and optimization of noise performance for various topologies of microwave active recursive filters using noise wave techniques" *Microwave and Optical Technology Letters, vol. 18, n° 4, July 1998, pp. 269-275* 

#### [II-21] D. DENIS, L. NENERT, L. BILLONNET, B. JARRY, P. GUILLON

"Structures de filtres actifs microondes réjecteurs de bande utilisant des résonateurs planaires en aneaux microrubans couplés"

11èmes Journées Nationales Microondes, Arcachon, 5-7 mai 1999

#### [II-22] A. CENAC, H. EZZEDINE, L. BILLONNET, B. JARRY, P. GUILLON

"Low noise and frequency tunable microwave active recursive filters using power summation principles"

1999 IEEE International Microwave Symposium Digest, vol. 3, 13-19 June 1999, pp. 1227-1230

#### [II-23] H. EZZEDINE, W. MOUZANNAR, L. BILLONNET, B. JARRY, P. GUILLON

"Low noise first-order active recursive filter"

1999 IEEE Radio Frequency Integrated Circuits Symposium, 13-15 June 1999, pp. 171-174

#### [II-24] H. EZZEDINE, W. MOUZANNAR, L. BILLONNET, B. JARRY, P. GUILLON

"High-order low-noise microwave active recursive filters"

29<sup>th</sup> European Microwave Conference, Munich 1999

#### [II-25] W. MOUZANNAR, L. BILLONNET, B. JARRY, P. GUILLON

"A new design concept for wideband frequency-tunable and high-order MMIC microwave active recursive filters"

Microwave and Optical Technology Letters, vol. 24, n° 6, March 2000, pp. 380-385

## [II-26] R. MALMQVIST, A. GUSTAFSSON, M. DANESTIG, A. OUACHA, S. HAGELIN, S. RUDNER

"Analysis of tunable narrow-band recursive MMIC filters for future adaptative on-chip radar receivers"

2000 Asia-Pacific Microwave Conference, 3-6 Dec. 2000, pp. 1073-1076

#### [II-27] S. ANDERSSON, P. CAPUTA, C. SVENSSON

"A tuned, inductorless, recursive filter LNA in CMOS" Proceedings of the ESSCIRC 2002 Conference, Florence, Italy, 24-26 Sept. 2002, pp. 351-354

#### [II-28] S. ANDERSSON, C. SVENSSON

"An active recursive RF filter in 0.35 μm BiCMOS" Proceedings of the 7<sup>th</sup> Gigahertz Symposium, Linköping, Sweden, 4-5 Nov. 2003

#### [II-29] B. ALBERT, L. BILLONNET, B. JARRY

"Novel design approach for transversal notch filter using recursive principles" 2004 IEEE MTT-S International Microwave Symposium Digest, 6-11 June 2004, vol. 3, pp. 1732-1736

#### [II-30] KENNETH R. LAKER, WILLY M.C. SANSEN

"Design of analog integrated circuits and systems" McGraw-Hill International Editions, 1994

#### [II-31] J. BLOT

"Les transistors – Eléments d'intégration des circuits analogiques" Dunod, 1995

#### [II-32] W. MOUZANNAR

"Synthèse et adaptation en puissance de filtres actifs microondes adaptés en tension" *Thèse de Doctorat de l'Université de Limoges, 22 janvier 1999* 

#### [II-33] AGILENT

"Advanced Design System" Agilent Technology, http://www.agilent.com

#### [II-34] J.R LONG, M.A. COPELAND

"The modeling, characterization and design of monolithic inductors for silicon RFICs" *IEEE Journal of Solid State Circuits, vol. 32, n° 2, March 1997, pp. 357-369* 

## [II-35] Y. CAO, R.A. GROVES, X. HUANG, N.D. ZAMDER, J.-O. PLOUCHART, R.A. WACHNIK, T.J. KING, C. HU

"Frequency-Independent Equivalent Circuit Model for On-Chip Spiral Inductors" *IEEE Journal of Solid State Circuits, vol. 38, n° 3, March 2003, pp. 419-426* 

#### [II-36] W.Y. YIN, S.J. PAN, L.W. LI, Y.B. GAN

"Model Description and Parameter Extraction of On-Chip Spiral inductors for MMICs"

International Journal of RF and Microwave Computer-Aided Engineering, vol. 14, n° 2, March 2004, pp. 111-121

#### [II-37] H. BAZZI

"Techniques d'Intégration en Technologie BiCMOS SiGe : Application au Filtrage RF et Microondes"

Thèse de Doctorat de l'Université de Limoges, mars 2003

#### [II-38] H. CAMENZIND

"Designing Analog Chips" Virtualbook.com Publishing, March 2005

#### [II-39] T.K. NGUYEN, C.H. KIM, G.J. IHM, M.S. YANG, S.G. LEE

"CMOS Low-Noise Amplifier Design Optimization Techniques" IEEE Transactions on Microwave Theory and Techniques, vol. 52, n° 5, May 2004, pp. 1433-1441

#### **[II-40] D. DENIS**

"Outils d'analyse et techniques d'amélioration de dispositifs actifs de filtrage microondes"

Thèse de Doctorat de l'Université de Limoges, 6 Mai 2002

#### [II-41] A. PACAUD

"Electronique radiofréquence" *Ellipses, 2000* 

# **CHAPITRE 3**

## **CONCEPTION DE FILTRES CHANNELISES**

## A 3 BRANCHES

## I. Introduction

Dans le chapitre précédent nous avons conçu deux filtres récursifs analogiques. Les réponses de ceux-ci présentent des facteurs de qualité pouvant dépasser 100, mais leur sélectivité reste limitée notamment parce qu'ils ne permettent pas d'obtenir de zéro de transmission.

Cette lacune peut être comblée par la réalisation de filtres channélisés, dont le principe de fonctionnement est issu d'une généralisation du concept des filtres transversaux. Et comme pour les filtres récursifs et transversaux, c'est Rauscher qui a introduit leur utilisation pour le filtrage analogique RF et microonde [III-01][III-02]. Ces filtres présentent deux avantages importants :

- ils permettent à partir de filtres d'ordre peu élevé d'obtenir des réponses présentant des bandes passantes relativement plates,
- ils autorisent des transitions bande passante bande rejetée très rapides grâce à la génération de zéros de transmission.

Les travaux que nous allons présenter dans ce chapitre sont issus d'une collaboration avec Roberto Gómez-García, doctorant à l'Université Polytechnique de Madrid dans l'équipe du professeur José I. Alonso, qui a déjà réalisé plusieurs filtres channélisés, mais uniquement en technologie hybride.

Lors de cette étude, notre objectif était donc double :

- démontrer la faisabilité d'un tel filtre en technologie intégrée,
- proposer une implémentation sur substrat Silicium, si possible en configuration différentielle.

Ce chapitre est divisé en trois grandes sections. Dans un premier temps, nous allons revenir de façon théorique sur le fonctionnement de ces filtres, et dresser un état de l'art des circuits déjà proposés dans la littérature. Dans un deuxième temps, nous aborderons un premier exemple

de réalisation sur silicium, en introduisant le principe du diviseur actif. Puis, dans la troisième partie, nous présenterons un second exemple de conception qui permet de s'affranchir du diviseur d'entrée en tirant profit de l'opposition de phase intrinsèque des signaux différentiels. Enfin, nous conclurons ce chapitre.

### II. Approche théorique et état de l'art des filtres channélisés [III-03]

Tout comme les filtres récursifs et transversaux, les filtres channélisés appartiennent à la famille des filtres basés sur les principes de division / recombinaison de signaux. Ils peuvent en fait être considérés comme une généralisation des filtres transversaux. D'ailleurs, les principes des filtres channélisés et transversaux sont souvent combinés. Ceci conduit à l'obtention de filtres mixtes channélisés – transversaux, qui restent néanmoins généralement qualifiés en utilisant le terme générique de filtres « channélisés ».

En effet, tous les filtres channélisés, qu'ils soient mixtes ou non, sont construits selon le même principe, illustré par la Figure III-1 : le signal en entrée est réparti entre un certain nombre de canaux, généralement 2 ou 3, ayant chacun une réponse filtrante propre d'ordre peu élevé. Les signaux issus de chaque branche sont ensuite recombinés en sortie. La réponse globale ainsi obtenue est une combinaison des réponses de chaque branche. Seule la composition de chaque branche diffère selon que le filtre est strictement channélisé ou mixte channélisé – transversal.



Figure III-1 : Filtre channélisé à N branches

II.1. Filtre strictement channélisé

Les filtres strictement channélisés se définissent comme utilisant uniquement le principe d'addition ou de soustraction pure de différentes formes de fonctions de transfert de filtres.

La topologie présentée sur la Figure III-2 permet ainsi d'additionner les réponses des filtres passe-bande centrés sur les fréquences  $f_0, f_1, \dots f_N$  par un effet channélisé, et cela sur toute la bande de fréquences considérée.



Figure III-2 : Filtre strictement channélisé

Chaque branche est typiquement constituée par un filtre passe-bande passif et un amplificateur qui permet de rendre la branche unilatérale, évitant ainsi les rétroactions parallèles.

L'équation générale de la fonction de transfert du filtre channélisé ainsi obtenue est de la forme :

$$H(f) = H_0(f) + H_1(f) + \dots + H_N(f)$$
  
=  $\sum_{i=0}^{N} H_i(f)$  (01)

où  $H_i(f)$  désigne la fonction de transfert de la combinaison filtre passe-bande et amplificateur de la branche *i*.

II.2. Filtre mixte channélisé-transversal

La plupart des topologies proposées dans la littérature sont en fait des structures mixtes channélisées-transversales, dont la Figure III-3 présente un schéma de principe.



Figure III-3 : Filtre mixte channélisé-transversal

Ce circuit est bien un filtre channélisé puisqu'il tire parti, pour obtenir la réponse globale, d'une combinaison des réponses de chaque branche. Cependant, c'est aussi partiellement un filtre transversal puisqu'on ajoute dans chaque branche (constituée typiquement d'un filtre passe-bande et d'un amplificateur) un élément de retard permettant de jouer sur la phase du signal de chaque branche afin de recombiner plus efficacement les signaux en sortie. Les éléments de retard sont optimisés dans le but d'obtenir une recombinaison constructive des signaux dans la bande passante du filtre global, et une recombinaison destructive en dehors de la bande, ce qui permet d'obtenir des zéros de transmission de part et d'autre de la bande passante

La fonction de transfert d'un tel filtre est donnée par :

$$H(f) = H_0(f) + H_1(f) \cdot e^{-j\varphi_1(f)} + \dots + H_N(f) \cdot e^{-j\varphi_N(f)}$$
  
=  $H_0(f) + \sum_{i=1}^N H_i(f) \cdot e^{-j\varphi_i(f)}$  (02)

où  $H_i(f)$  désigne la fonction de transfert du groupe filtre passe-bande et amplificateur centrée à  $f_i$ , et  $\varphi_i(f)$  est le terme de phase dépendant de la fréquence apporté par l'élément de retard placé dans la branche *i*.

#### II.3. Etat de l'art

Le Tableau III-1 dresse un état de l'art des filtres channélisés.

Ref.	Année	Туре	Branches	Substrat	$f_0$	$\Delta f$	Gain	Surface	Conso.	NF
					(GHz)	(MHz)	(dB)	(mm <sup>2</sup> )	(mW)	(dB)
						()				
[III-04]	1989	Mixte	3	GaAs	10.5	1300	-2	1.8 x 1.9 mm <sup>2</sup>	126	-
		passe-bande								
[III-01]	1994	Mixte	3	Alumine	10	200	25	-	-	-
		pass-bande								
		Mixte	2	Alumine	9.75	25	12	-	-	-
		passe-bande								
[III-05]	1994	Mixte	-	AsGa	11.7	2000	-7	2 x 2 mm <sup>2</sup>	-	< 18
		passe-bande								
[III-06]	1996	Mixte	2	Alumine	10	60	4	-	-	-
		stop-bande								
		Mixte	3	Alumine	10	400	25	-	-	-
		passe-bande								
		Mixte	2	Alumine	7.5		2.5	-	-	-
		passe-bas								
[III-07]	1998	Mixte	2	AsGa	7.5	800	0	3 x 2 mm <sup>2</sup>	-	-
		passe-bande								
[III-08]	1999	Mixte	2	AsGa	1.1	30	-5	-	-	-
		stop-bande								
FWI 0.07	• • • • •				10	••••				
[111-02]	2000	Channélisé	2	Alumine	10	2000	11	-	-	5.5
		passe-bande					_			_
		Channélisé	2	Alumine	10	2000	5	-	-	6
		passe-bande								

Chapitre III

Ref.	Année	Туре	Branches	Substrat	$f_0$	$\Delta \mathrm{f}$	Gain	Surface	Conso.	NF
					(GHz)	(MHz)	(dB)	(mm <sup>2</sup> )	(mW)	(dB)
[III-09]	2001	Channélisé	3	Alumine	9.5 à	70 à –	-1	-	-	< 2
		passe-bande			10.5	10 dB				
[III-10]	2003	Mixte	3	AsGa	8.25 à	200	-23	-	-	-
		passe-bande			11.25					
[III-11]	2003	Mixte	3	Alumine	2.5	300	7	-	-	-
		passe-bande								
[III-12]	2003	Mixte	2	Alumine	2.5	210	15	-	-	4.5
		passe-bande								
[III-13]	2004	Channélisé	2	-	0.852	10	0	-	-	-
		stop-bande								
		Channélisé	3		0.852	10	0	-	-	-
		passe-bande								
[III-14]	2005	Mixte	3	-	28.1	400	4	10 mm <sup>2</sup>	-	-
[III-15]		passe-bande	5		-0.1			10		
[ 10]		P								

Tableau III-1 : Etat de l'art des filtres channélisés

A la lecture de ce tableau on peut constater que, la plupart du temps, les filtres réalisés sont de type mixte transversal-channélisé. On peut notamment regrouper dans cette catégorie tous les filtres de type « lumped and transversal » qui reposent en fait partiellement sur une technique de channélisation.

De plus, seuls [III-14] et [III-15] (les deux références sont des mêmes auteurs et concernent le même circuit) proposent une solution destinée à être intégrée ; les autres références concernent des réalisations en technologie hybride. La solution décrite, destinée à des applications LMDS à 28 GHz, fait appel à des filtres passifs intégrés type Butterworth combinés avec des amplificateurs faible bruit à base de transistors HEMT. Le substrat de travail n'est pas précisé et aucun layout n'est présenté, la surface de puce indiquée n'étant qu'une estimation. En outre, une étude théorique du rendement en fabrication de ce filtre conduit à des résultats médiocres.

164
Concernant le nombre de cellules utilisées, tous les circuits proposés se limitent à 2 ou 3 branches, ce nombre étant suffisant pour réaliser des zéros de transmission de part et d'autre de la bande passante.

# III. Intégration d'un filtre channélisé passe-bande

La première étape pour réaliser notre filtre channélisé consiste à choisir le nombre de branches du filtre. Pour cela, nous allons décrire brièvement les méthodes utilisées pour synthétiser des filtres à 3, puis à 2 branches.

## III.1. Choix de la topologie à réaliser

#### III.1.1. Synthèse d'un filtre channélisé passe-bande à 3 branches

Un schéma de principe de filtre channélisé à trois branches, tel que ceux réalisés par R. Gómez-García, est présenté sur la Figure III-4.



Figure III-4 : Diagramme de bloc d'un filtre channélisé à 3 branches

La branche principale est composée d'un filtre passe-bande et d'un amplificateur. Les deux branches secondaires possèdent en plus un élément de retard. Ce filtre est donc de type mixte.

La fonction de transfert résultante est présentée sur la Figure III-5.



Figure III-5 : Fonction de transfert d'un filtre channélisé à 3 branches

En supposant l'influence de la seconde branche négligeable à  $f_{zl}$ , le premier zéro de transmission est obtenu à la première intersection de la fonction de transfert de la branche principale et de la sous-branche 1, fréquence à laquelle les signaux sont en opposition de phase. Au delà de cette fréquence  $f_{zl}$ , la reconstruction va être constructive, contribuant ainsi à aplanir la réponse dans la bande passante.

Le même raisonnement est appliqué pour le second zéro de transmission obtenu à  $f_{z2}$  où, cette fois, on suppose négligeable le signal issu de la première sous-branche et où on s'intéresse aux interférences des signaux de la branche principale avec la seconde sous-branche.

Typiquement, l'utilisation de filtres d'ordre 2 dans chacune des branches peut se révéler suffisante pour obtenir les zéros de transmission ainsi qu'une réponse suffisamment plate dans la bande [III-11].

En outre, pour que le système fonctionne correctement, la réponse de la branche principale est centrée sur la même fréquence que la réponse globale, et elle est toujours moins sélective et avec plus de gain à la fréquence centrale que les réponses des sous-branches. III.1.2. Synthèse d'un filtre channélisé passe-bande à 2 branches

La Figure III-6 présente le schéma bloc d'un filtre channélisé à deux branches, là aussi de type mixte.



Figure III-6 : Schéma bloc d'un filtre channélisé à 2 branches

Dans une telle configuration, les deux branches sont constituées chacune d'un filtre passebande, d'un amplificateur et d'un élément de retard. Il n'est plus fait de distinction entre branche principale et sous-branche. De plus, il est possible de réaliser des filtres à deux branches sans nécessairement faire appel à des diviseurs/combineurs de puissance. Les performances obtenues avec et sans coupleurs sont d'ailleurs comparables [III-02].

Les filtres passifs permettent de réaliser une approximation de la réponse finale avec des filtres d'ordre réduit. Les amplificateurs permettent de compenser les pertes des filtres et d'assurer l'unilatéralité dans chaque branche afin d'écarter les risques potentiels d'instabilité dus à l'apparition de rétroactions. Enfin, comme pour les filtres à trois branches, les sections de retard permettent de définir des conditions de phase entre les deux branches qui vont conduire à l'apparition de zéros de transmission.

L'obtention de ces zéros de transmission est ici plus complexe que dans le cas précédent. En effet, il est nécessaire de réaliser une opposition de phase entre les signaux des 2 branches à  $f_{z1}$  et  $f_{z2}$ , tandis que ceux-ci doivent être en phase autour de la fréquence centrale de la réponse

globale. Cela impose, entre les deux fréquences des zéros de transmission, de faire de faire varier de 360° la différence de phase entre les deux branches. Cette différence de phase sera en outre d'autant plus difficile à obtenir que l'on cherchera à obtenir une bande passante réduite.

En revanche, il est possible de prendre, pour les deux branches, des filtres et des amplificateurs identiques. Les branches sont alors uniquement différenciées par le choix des lignes de transmission assurant la différence de phase (retard). Celles-ci auront donc nécessairement des longueurs différentes. Cette solution présente deux avantages : la valeur des différents éléments peut être obtenue de façon analytique [III-12], et l'ordre des filtres utilisés n'est pas nécessairement très élevé, N=3 pouvant suffire. Cette configuration conduira, par exemple, aux résultats de la Figure III-7.



Figure III-7 : Fonction de transfert d'un filtre channélisé à 2 branches développé par R. Gomez-Garcia

L'autre solution est d'utiliser des réponses différentes et complémentaires dans les deux branches [III-02]. La réponse globale est alors obtenue par optimisation. L'ordre des filtres à concevoir est plus élevé que dans le cas précédent car la forme de la réponse que l'on doit obtenir dans chaque branche est elle-même plus complexe, comme on peut le constater sur la Figure III-8.



Figure III-8 : Fonction de transfert d'un filtre channélisé à 2 branches développé par C. Rauscher

#### III.1.3. Conclusion – Choix de la topologie

La réalisation d'un filtre channélisé à 2 branches nécessite de réaliser pour chaque branche un filtre passe-bande d'ordre relativement élevé car la forme de la réponse recherchée peut se révéler complexe. De plus, pour obtenir des zéros de transmission, il est nécessaire de synthétiser des réponses qui soient en phase dans la bande passante autour de la fréquence centrale, et en opposition de phase de part et d'autre de celle-ci.

Une structure à 3 branches permet, au contraire, de limiter la complexité des réponses de chaque branche, à condition d'être en mesure de concevoir des filtres suffisamment sélectifs. De même, les contraintes sur les conditions de phase des signaux sont réduites puisque les zéros de transmission de part et d'autre de la bande passante sont obtenus avec deux structures distinctes. En outre, les filtres à 3 branches sont typiquement plus sélectifs que leurs homologues à 2 branches.

Compte tenu des pertes importantes des structures passives sur Silicium et du fait qu'il est difficile de synthétiser des filtres actifs d'ordre élevé, il semble alors que la solution la plus simple à mettre en œuvre en vue d'une intégration soit un filtre à 3 branches. Il en va de même pour les conditions sur la phase qui sont à priori bien plus complexes à obtenir dans le cas d'un filtre à 2 branches, alors que nous allons voir qu'elles peuvent être assez simplement satisfaites dans le cas d'un filtre à 3 branches.

Pour ces différentes raisons, notre choix s'est donc finalement porté sur la réalisation d'un filtre channélisé à 3 branches.

# III.2. Topologie retenue pour la réalisation du filtre

Nous souhaitons concevoir un filtre channélisé passe-bande à 3 branches et à accès différentiels. En se référant au schéma de principe de la Figure III-4 on constate qu'il faut pour cela disposer des circuits suivants :

- Un diviseur de puissance,
- Trois ensembles filtre passif + amplificateur + élément de retard,
- Un combineur de puissance.

Si cette configuration est bien adaptée à une réalisation en technologie hybride, ce n'est pas le cas dans le cadre d'une intégration sur silicium, notamment en raison des pertes élevées et de la faible sélectivité des filtres passifs. Une solution alternative doit donc être proposée pour la fonction de filtrage passif.

Le filtre récursif différentiel présenté dans le chapitre précédent pourrait être une solution de remplacement intéressante pour le couple filtre passif + amplificateur. En effet, ses diverses possibilités d'accord peuvent permettre de placer 3 filtres identiques dans les branches et de profiter ensuite des différents réglages disponibles pour obtenir la réponse souhaitée. De plus, il n'apparaît pas nécessaire d'utiliser les deux étages cascadés du filtre, un seul devrant être suffisant pour obtenir une bande passante suffisamment étroite. On limite ainsi la consommation globale et la surface du circuit.

L'élément de retard est, en général, réalisé avec une ligne de transmission, élément dont la réponse subit une variation de phase linéaire en fonction de la fréquence. Il a pour rôle d'assurer, à une fréquence donnée, un déphasage de 180° entre la réponse d'une des branches secondaires et la réponse de la branche principale. Cela conduit alors à la création de zéros de transmission dans la réponse globale, à la fréquence retenue pour que les signaux soient en opposition de phase. Les filtres que nous avons choisi d'utiliser dans les trois branches étant identiques, ces éléments de retard peuvent être supprimés si l'on arrive à générer dès le départ une différence de phase de 180° entre le signal issu de la branche principale et les signaux provenant des branches secondaires. La différence de phase est alors constante quelle que soit la fréquence de travail.

Cette opposition de phase peut être obtenue au niveau du diviseur d'entrée en exploitant, comme pour le premier filtre récursif présenté au chapitre II, les caractéristiques intrinsèques des circuits différentiels. En effet, les signaux de sortie d'un circuit différentiel sont, en supposant que le mode commun est rejeté, par définition en opposition de phase l'un par rapport à l'autre.

Enfin, en adaptant en sortie chaque branche à 150  $\Omega$ , il suffit finalement de reconnecter directement ensemble les différentes sorties des filtres pour obtenir la recombinaison des signaux. On évite ainsi l'utilisation d'un combineur.

Le schéma global de la structure à réaliser est présenté sur la Figure III-9.



Figure III-9 : Schéma de principe du filtre channélisé proposé

On peut voir que le filtre se compose en entrée d'un diviseur à une entrée différentielle et trois sorties simple accès, et de trois filtres récursifs à entrée simple accès et sortie différentielle. Chacun des filtres est composé d'un sommateur, d'un élément de retard et d'un tampon de sortie.

# III.3. Intégration sur Silicium

III.3.1. Diviseur à entrée différentielle et sorties simple accès

Le diviseur placé en entrée du montage doit remplir deux rôles :

- Diviser le signal d'entrée en trois signaux qui n'ont pas impérativement besoin d'être d'amplitudes égales, les différences pouvant être compensées au niveau des gains des filtres,
- Déphaser le signal de la branche principale de 180° par rapport aux signaux des deux sous-branches.

La solution la plus simple pour implémenter ce diviseur consiste à utiliser un amplificateur différentiel possédant une bonne réjection du mode commun. L'amplificateur cascode présenté dans le second filtre du chapitre précédent, où il était utilisé en entrée du sommateur, apparaît comme une bonne base de travail. Il possède une adaptation correcte en entrée, un facteur de bruit raisonnable, une bonne réjection du mode commun, et des coefficients de transfert de mode différentiel vers commun et commun vers différentiel négligeables.

Une modification doit néanmoins être apportée afin de disposer de 3 accès en sortie. Pour cela, on double simplement la partie cascode. En n'utilisant sur une des branches qu'un seul des deux accès disponibles, on obtient donc un circuit à un accès différentiel en entrée et trois accès simples en sortie, dont deux sont déphasées de 180° par rapport au troisième.

La structure finale, avec les valeurs des différents composants, est présentée sur la Figure III-10.



Figure III-10 : Schéma électrique du diviseur actif

Les résultats obtenus, en utilisant en entrée un signal purement différentiel et en prenant la sortie sur chacune des branches, sont présentés sur la Figure III-11. Le reste des paramètres S mixtes de ce circuit, ainsi que la description de la méthode utilisée pour obtenir ces résultats, sont présentés en annexe F.



Figure III-11 : Gains et facteur de bruit du diviseur

Le gain ainsi obtenu sur chaque branche varie entre 1 dB sur l'accès modal 2 (cf Figure III-10, accès de la branche principale) et 1.3 dB aux accès modaux 3 et 4 (accès des branches secondaires) à 2 GHz.

Aucune méthode rigoureuse n'a jusqu'à présent été proposée dans la littérature pour déterminer la valeur du facteur de bruit d'un circuit présentant un accès différentiel et un ou plusieurs accès simples. Pour avoir un ordre de grandeur de la valeur du facteur de bruit du diviseur, nous avons utilisé un balun sur l'entrée différentielle et pris la sortie sur une des trois branches simple accès, les deux branches restantes étant pour leur part chargées par une résistance de 50 $\Omega$ . Nous avons alors obtenu, sur l'accès modal 2, une valeur élevée du facteur de bruit : 6.85 dB à 2 GHz, imputable essentiellement à la faible valeur du gain.

L'adaptation est, pour sa part, correcte aussi bien en entrée qu'en sortie puisqu'en dessous des -10 dB jusqu'à 2.3 GHz environ. Le mode commun est bien rejeté puisqu'au maximum le gain en conversion de mode commun vers single est inférieur à -15.5 dB. L'isolation, vis-à-vis de l'entrée ou entre les différentes sorties, est satisfaisante (au moins 30 dB d'isolation dans tous les cas).

La consommation de cet étage est de 6.4 mA à 2.7 V.

III.3.2. Filtres récursifs à entrée simple accès et sortie différentielle

Les trois branches du filtre channélisé sont identiques et font appel à l'étage récursif élémentaire développé dans la seconde partie du chapitre 2.

Une légère modification doit néanmoins être apportée puisque les filtres récursifs utilisés ici doivent avoir une entrée simple accès, et non plus différentielle, comme on peut le voir sur le schéma de principe de la Figure III- 12.



Figure III- 12: Schéma de principe du filtre récursif à entrée simple accès et sortie différentielle

Pour ce faire, l'entrée de la voie directe du sommateur a été modifiée : un des accès a été conservé et l'autre a simplement été mis à la masse via une capacité de découplage et une résistance 50  $\Omega$ .

En outre, les valeurs de certains composants de ce sommateur ont été modifiées afin de réduire sensiblement la consommation, ceci étant obtenu au prix d'une détérioration de l'adaptation d'entrée et du facteur de bruit. Ce compromis est cependant rendu nécessaire par la présence des 3 branches, ce qui conduit à une consommation globale importante, comme nous le verrons plus loin lors de la caractérisation du filtre complet.

Le sommateur ainsi réalisé est présenté sur la Figure III-13.



Figure III-13 : Schéma électrique du sommateur

Le tampon de sortie, présenté sur la Figure III-14, est identique dans son architecture à celui présenté au chapitre II. Néanmoins, les valeurs des résistances de charge ont été modifiées afin d'adapter la sortie à 150  $\Omega$ .



Figure III-14 : Schéma électrique du tampon de sortie du filtre récursif

Autour de 2 GHz, l'ensemble du filtre récursif présente une consommation d'environ 6.5 mA pour un gain de 11.7 dB et une bande passante de 40 MHz. Cependant, cette consommation optimisée est obtenue, comme nous l'avons dit précédemment, au détriment du facteur de bruit, qui est d'environ 8.5 dB dans ce cas (voir Figure III-15).



Figure III-15 : Gain et facteur de bruit du filtre récursif

#### III.3.3. Recombinaison des signaux en sortie

Cette recombinaison ne fait appel à aucun dispositif actif et consiste simplement à connecter directement les accès de sortie de chaque branche. La Figure III-16 présente la configuration utilisée.



Figure III-16 : Schéma de recombinaison en sortie du filtre channélisé

Sachant que les impédances présentées par chacun des filtres sont quasi-indépendantes des réglages de ceux-ci et que ces impédances varient peu en fonction de la fréquence, en notant  $Z_s$  l'impédance de sortie d'une des branches, l'impédance finalement vue en sortie du filtre est égale à  $Z_s/3$ . En adaptant les tampons à 150  $\Omega$  en sortie, on retrouve ainsi une adaptation à 50  $\Omega$  pour le circuit global.

## III.3.4. Dessin des masques

Une fois les différents blocs finalisés, nous avons réalisé un dessin des masques du circuit complet. Celui-ci est présenté sur la Figure III-17. La puce correspondante occupe une surface de silicium de 2.03 x 1.40 mm<sup>2</sup> (soit environ 2.84 mm<sup>2</sup>).



Figure III-17 : Dessin des masques du filtre channélisé

L'entrée est située en bas au centre du dessin, la sortie en haut. Le diviseur est placé juste au dessus de l'entrée. La branche principale est en bas à droite, et les deux sous-branches ont été disposées sur la partie gauche du layout. Les plots permettant les réglages des différents filtres sont répartis autour de ces éléments.

#### Chapitre III

On note que, vu les dimensions importantes de certaines lignes, celles-ci ont fait l'objet d'une modélisation sous Momentum afin d'en extraire un schéma équivalent (modèle en pi). Il est cependant apparu au cours des différentes simulations que leur influence pouvait être assez simplement compensée par des réglages appropriés des différentes branches.

On remarquera enfin que, comme pour le premier circuit présenté dans ce manuscrit, environ 25% de la surface du circuit est inoccupée. La surface réellement nécessaire à la réalisation de ce filtre est ainsi d'un peu moins de 2.15 mm<sup>2</sup>.

## III.4. Résultats obtenus

Nous présentons ici les résultats obtenus par simulation du dessin des masques extrait en prenant en compte l'influence des capacités parasites.

Ces résultats ont été obtenus en fixant au préalable l'allure de la réponse de la branche principale afin de fixer une première ébauche de la réponse globale. Nous faisions alors varier à la fois la bande passante, la fréquence centrale et le gain des réponses de chaque sousbranche jusqu'à obtention d'une réponse globale satisfaisante.

Nous ne présentons pas ici l'intégralité des caractéristiques en modes mixtes, mais uniquement les paramètres les plus significatifs. Le reste de ces paramètres mixtes est présenté, pour chaque branche et pour le filtre complet, dans l'annexe G.

## III.4.1. Gain en mode différentiel

Au cours de nos essais, il est apparu que l'obtention de deux zéros de transmission était assez difficile. En outre l'obtention de zéros de transmission très « marqués » s'accompagne systématiquement d'une dégradation de la sélectivité due à une remontée importante de la réponse autour de ces zéros de transmission. Nous avons donc choisi de présenter dans un premier temps des réponses où les zéros sont peu marqués, mais où le signal reste correctement atténué en dehors de la bande passante. En outre, lorsque deux zéros de transmission sont présents, l'obtention d'une réponse relativement plate dans la bande s'avère également complexe et peut nécessiter un grand nombre d'essais avant d'arriver à des réglages corrects.

La Figure III-18 présente ainsi une forme typique de réponse du filtre, avec les réponses correspondantes sur chacune des branches. Les flancs sont légèrement moins raides que dans un cas où les zéros sont très nets, mais la réponse reste alors toujours inférieure à -15 dB dans la partie atténuée, soit une réjection proche de 30 dB. La bande passante varie en fonction des réglages entre 85 et 90 MHz environ.



Figure III-18 : Réponse typique du filtre channélisé

Il est en outre apparu, au cours de nos essais, que les réponses obtenues avec un seul zéro de transmission avant la bande passante pouvaient également être intéressantes. En effet, comme l'illustre la Figure III-19, il est alors possible d'obtenir une réponse beaucoup plus plate dans la bande avec une ondulation minimale typique de l'ordre de 0.3 dB.



Figure III-19 : Réponse à un zéro de transmission du filtre channélisé

Le zéro de transmission est ici très marqué sans que la réponse ne remonte, en dessous de 2 GHz, au dessus de –10 dB. De plus, malgré l'absence d'un second zéro de transmission, le flanc supérieur de la réponse reste relativement raide et permet donc néanmoins d'obtenir une bonne sélectivité.

La bande passante obtenue dans cette configuration est de l'ordre de 55 MHz.

Enfin, concernant le gain, on peut noter que puisque les filtres utilisés dans chaque branche sont accordables en fréquence, la réponse globale l'est également, comme l'illustre la Figure III-20.



Figure III-20 : Accord en fréquence de la réponse du filtre channélisé

Les fréquences centrales des réponses présentées varient entre 1.96 et 2.2 GHz. En revanche, contrairement au chapitre II où il était relativement simple de conserver un niveau de gain et une largeur de bande constants, il est ici quasiment impossible d'obtenir l'invariance de ces paramètres en raison de la sensibilité du circuit.

#### III.4.2. Gain sur les conversions de mode et en mode commun

Les gain obtenus sur les transferts différentiel vers commun et commun vers différentiel, ainsi que le gain en mode commun, sont présentés sur la Figure III-21.



Figure III-21 : Gains sur les conversion de modes et en mode commun

Le gain de conversion du mode différentiel vers commun et le mode commun sont correctement rejetés. Le gain de conversion de mode commun vers différentiel est en revanche supérieur à l'unité. Concernant ces différents résultats, deux remarques peuvent être faites :

- En raison du passage différentiel vers simple accès au niveau du diviseur, puis simple accès vers différentiel au niveau des filtres, on obtient du gain de conversion du mode commun vers différentiel. La présence de ce gain est confirmée par l'analyse théorique présentée dans l'annexe H.
- Il apparaît qu'une recombinaison constructive dans la bande passante en mode différentiel conduit à une recombinaison destructive en mode commun. Ceci se justifie par la division en opposition de phase. Ainsi, deux signaux identiques en entrée se retrouvent opposés en phase en sortie et s'annulent.

#### III.4.3. Adaptation

La Figure III-22 présente les paramètres  $S_{dd11}$  et  $S_{dd22}$  du filtre. Pour ces deux paramètres on retrouve des résultats proches de ce qu'on obtenait avec les filtres récursifs à deux cellules :  $S_{dd11}$  de l'ordre de -11 dB autour de 2 GHz, et  $S_{dd22}$  de l'ordre de -16.5 dB.

Cette similitude est normale puisque nous utilisons ici des variantes des circuits d'entrée et de sortie de ce filtre récursif.



Figure III-22 : Adaptation du filtre sur le mode différentiel

Ces résultats sont de plus quasi-invariants quels que soient les réglages choisis pour les différents filtres.

#### III.4.4. Linéarité, facteur de bruit et consommation

Quels que soient les réglages choisis, on obtient une consommation électrique importante, de l'ordre de 28 mA, due à la présence de nombreux éléments actifs. Comme pour les circuits déjà présentés, la tension de polarisation est de 2.7 V.

La linéarité est comme on pouvait s'y attendre assez mauvaise, le point de compression à -1 dB étant obtenu pour des puissances d'entrée de l'ordre de -42 dBm (-30 dBm en sortie), et le point d'interception d'ordre 3 pour une puissance d'entrée d'environ -33 dBm (-5 dBm en sortie). Ces valeurs sont dues à l'utilisation de filtres récursifs ayant eux même une linéarité perfectible.

Enfin, nous présentons sur la Figure III-23 les facteurs de bruit obtenus pour les configurations à 1 et 2 zéros de transmission préalablement présentées. Les fréquences centrales ayant été arbitrairement choisies différentes dans ces 2 cas, il est tout à fait normal que les fréquences où le facteur de bruit est minimal ne soient pas les mêmes.



Figure III-23 : Facteur du bruit du filtre pour des réponses à 1 et 2 zéros de transmission

On constate que ce facteur de bruit, simulé en utilisant des baluns idéaux, est au mieux d'une dizaine de dB dans la bande passante, ce qui s'explique par les facteurs de bruit élevés à la fois du diviseur et des différents filtres. Un travail au niveau du diviseur pourrait permettre d'améliorer ce paramètre de façon à obtenir un gain plus important et une réduction du bruit de cet étage.

#### III.4.5. Analyse des résultats à l'aide d'un modèle analytique

Pour mieux comprendre le fonctionnement de notre filtre et comparer son comportement avec celui de structures classiques à base de lignes de transmission, nous avons cherché à retrouver les réponses obtenues à l'aide d'un modèle équivalent de filtre channélisé. Ce modèle est présenté sur la Figure III-24.



Figure III-24 : Schéma bloc de la configuration utilisée pour la reconstruction de la réponse La fonction de transfert du filtre récursif dans la branche i est donnée par :

$$H_{C}(f) = \frac{a_{i}}{1 + b_{i}e^{-j2\pi f \tau_{i}}}$$
(03)

La fonction de transfert globale correspondante est alors la suivante :

$$H_{C}(f) = \alpha \left( \frac{a_{0}}{1 + b_{0}e^{-j2\pi f\tau_{0}}} + \frac{a_{1}e^{-j\theta_{1}(f)}}{1 + b_{1}e^{-j2\pi f\tau_{1}}} + \frac{a_{2}e^{-j\theta_{2}(f)}}{1 + b_{2}e^{-j2\pi f\tau_{2}}} \right)$$
(04)

où :

- $a_i, b_i, \tau_i$  sont les paramètres des filtres récursifs d'ordre 1 placés dans la branche *i*.
- $\theta_1(f), \theta_2(f)$  sont les phases correspondant aux délais dans les sous-branches. Par la suite, nous les supposerons constantes en fonction de la fréquence, soit  $\theta_1(f) = \theta_1$  et  $\theta_2(f) = \theta_2$ .
- $\alpha$  est un facteur constant caractérisant les pertes globales issues de la division et de la recombinaison des signaux.

Pour retrouver les valeurs de ces différents paramètres à partir des réponses de chaque branche du filtre, nous avons développé à l'aide du logiciel MATLAB une fonction qui nous a permis une reconstruction de la fonction de transfert.

Pour 2 réponses choisies centrées à 2 et 2.2 GHz, fréquences proches des limites de variation de la fréquence centrale du filtre, nous avons obtenu les résultats suivants :

	Réponse A (2 GHz)	Réponse B (2.2 GHz)
<i>a</i> <sub>0</sub>	0.4726	0.4943
$b_0$	0.9360	0.9607
$ au_0$ (ns)	0.25075	0.22681
$a_1$	0.2196	0.2147
$b_1$	0.963	0.9829
$ au_1$ (ns)	0.2572	0.231535
$\theta_1$ (rad)	3.211	3.211
$a_2$	0.1713	0.0934
$b_2$	0.9508	0.9806
$ au_2$ (ns)	0.24462	0.22146
$\theta_2$ (rad)	3.2313	3.3190
α	0.667	0.667

Tableau III-2 : Paramètres de la fonction de transfert obtenus sous MATLAB

Les réponses correspondantes, comparées avec les réponses obtenues sous Cadence, sont présentées respectivement sur la Figure III-25 pour la réponse centrée à 2 GHz, et la Figure III-26 pour la réponse centrée à 2.2 GHz.



Figure III-25 : Simulation et reconstruction d'une réponse du filtre centrée à 2 GHz



Figure III-26 : Simulation et reconstruction d'une réponse du filtre centrée à 2.2 GHz

On peut constater une bonne concordance entre les différentes courbes autour des fréquences centrales, zones dans lesquelles ont été effectuées les optimisations pour la reconstruction des réponses.

Sur la Figure III-27 nous présentons, toujours pour les deux réponses à 2 et 2.2 GHz, une comparaison entre une reconstruction à l'aide de termes de phase constants (déphasages) et une avec des termes de phase dépendant linéairement de la fréquence (retards, caractéristiques de l'utilisation de lignes de transmission).



Figure III-27 : Comparaison des réponses calculées avec des termes de phase constants ou linéairement dépendants de la fréquence

Les résultats obtenus permettent de mettre en avant le fait que les réponses obtenues sous Cadence sont bien caractéristiques d'un système à différences de phase constantes, c'est-à-dire d'un filtre strictement channélisé sur lequel ne vient pas s'ajouter d'effet transversal lié à une variation de phase. En outre, il apparaît clairement que cette configuration est bien meilleure en terme de réjection hors-bande.

## III.5. Conclusion

Si le circuit présenté dans cette première partie permet bien de valider les solutions techniques proposées pour réaliser un filtre channélisé intégré, il reste perfectible sur un certain nombre de points, notamment la consommation, le bruit et la présence de gain de conversion du mode commun vers différentiel. De plus, le circuit occupe une surface importante. Toujours en utilisant les propriétés des circuits différentiels, une seconde configuration de filtre channélisé peut être réalisée, qui pourrait apporter certaines améliorations. Nous allons maintenant la décrire.

# IV. Solution alternative ne nécessitant pas de diviseur actif

## IV.1. Implémentation du filtre

Dans la première partie de ce troisième chapitre, nous avons proposé une première solution pour la réalisation de filtres channélisés intégrés. Celle-ci est réalisée grâce à un diviseur actif en entrée, trois filtres récursifs d'ordre 1, et une recombinaison passive des signaux. Un des défauts liés à cette configuration, et plus particulièrement au fait que la connexion diviseurfiltre récursif soit à accès simple, est l'apparition de la conversion de gain du mode commun vers différentiel.

La solution permettant de faire disparaître cette conversion est de recourir à une implémentation entièrement différentielle. Or, si cela ne pose pas de problème particulier pour les filtres récursifs, la réalisation d'un diviseur actif une voie vers trois différentiel en entrée et en sortie est beaucoup plus complexe à mettre en œuvre.

Une alternative très simple consiste alors, pour obtenir une opposition de phase entre les signaux issus de deux branches du filtre, à inverser le sens de connexion des deux étages en entrée ou en sortie . Par exemple, on va relier normalement l'entrée + de la branche 1 avec l'entrée + de la branche 2, et donc bien sûr l'entrée – de la branche 1 sur l'entrée – de la branche 2. En revanche, en sortie, on va relier le + de 1 avec le – de 2, et le – de 1 avec le + de 2. Ainsi, les composantes différentielles du signal d'entrée seront bien déphasées de 180°, tandis que la manipulation sera transparente pour la composante en mode commun, qui doit de toute façon être rejetée par les circuits présents dans les branches.

La Figure III-28 présente l'exemple d'un circuit où l'opposition de phase entre branche principale et branches secondaires est obtenu en sortie. On peut noter qu'une configuration duale, où l'inversion de sens de connexion serait réalisée en entrée, conduirait à des résultats strictement identiques en terme de réponse du filtre.



Figure III-28 : Schéma de principe du filtre sans diviseur actif

Dans une telle configuration, le seul circuit actif à concevoir est donc le filtre récursif différentiel. Nous avons choisi, comme pour la première solution présentée dans ce chapitre, de faire appel à des filtres identiques dans les trois branches. Aucun élément permettant l'ajout d'un terme de phase variable n'étant utilisé, les trois branches sont alors semblables et l'on peut affirmer que le filtre ainsi réalisé est de type channélisé strict.

Pour la première topologie de filtre channélisé présentée dans ce chapitre, nous avions repris la topologie de filtre récursif différentiel présentée dans le chapitre 2, puis nous l'avions modifiée pour n'avoir plus en entrée qu'un accès simple. Les résultats obtenus avec cette cellule récursive ayant été satisfaisants en termes de bande passante et de réjection horsbande, nous avons décidé de la reprendre pour ce second filtre channélisé. De plus, nous n'avons pas besoin, dans ce cas, d'effectuer de changement sur l'entrée directe du sommateur puisqu'il faut ici réaliser un circuit entièrement différentiel.



Figure III-29 : Schéma de principe du filtre récursif à accès différentiels

Nous avons cependant apporté quelques modifications. En effet, pour avoir une structure globale adaptée à 50  $\Omega$ , ce filtre doit être adapté en entrée comme en sortie à 150  $\Omega$ . Pour l'adaptation en sortie, nous avons vu dans la première partie de ce chapitre qu'il suffisait de modifier les résistances de collecteur du tampon de sortie (voir Figure III-14). L'adaptation en entrée a, pour sa part, été obtenue principalement en modifiant les dimensions et le nombre de transistors mis en parallèle sur l'entrée directe du sommateur. Par la suite, les valeurs des résistances et capacités ont été optimisées pour limiter la consommation tout en conservant un niveau d'adaptation correct.

 $V_{cc}$ 70 Ω 20 kΩ **70** Ω J Out + Out -4 en // 250 Ω 2 pF 2 pF ⋛ 250 Ω =1x10 µm 150 Ω 1.35 pF 1.35 pF 150 O  $5 \, k\Omega$ 5 kΩ ≶ 4 en // =1x10 um 450 Ω 450 Ω 4 en // 1x20 µm G<sub>Tur</sub> 20 pF 20 pF 10 pF 10 pF 12 en // **[**] In2 -Ω [100 Ω 100 Ω L<sub>c</sub>=1x7.5 µm In2 + In1-In1+ 1 en // Ŧ ᆂ L<sub>e</sub>=1x7.5 µm

Le circuit sommateur ainsi réalisé est présenté sur la Figure III-30.

Figure III-30 : Schéma électrique du sommateur

### IV.2. Dessin des masques

Un dessin des masques de ce circuit a été réalisé pour permettre de prendre en compte l'influence des lignes d'accès dans les simulations. Ce layout est présenté sur la Figure III-31 et occupe une surface identique à notre première réalisation : 2.03 x 1.40 mm<sup>2</sup>, avec le quadrant supérieur droit inoccupé.

La surface occupée par le diviseur n'était en effet pas très importante (180 x 250  $\mu$ m<sup>2</sup>); sa suppression n'a donc pas permis de gagner de place, d'autant qu'ici toutes les lignes d'accès aux différents blocs récursifs sont cette fois différentielles. On utilise donc deux lignes au lieu d'une seule ce qui requiert plus de place sur la puce.



Figure III-31 : Dessin des masques du filtre channélisé sans diviseur actif

Par rapport au dessin des masques présenté sur la Figure III-17, la position des filtres récursifs de la branche principale et de la seconde sous-branche ont été permutées. La branche principale est désormais en haut à gauche et la seconde sous-branche en bas à droite. Les deux sous-branches étant désormais disposées symétriquement par rapport à l'axe vertical central du layout, nous avons pu égaliser les longueurs des lignes menant à elles, et ainsi réduire au maximum les différences de phase entre ces branches.

## IV.3. Résultats obtenus

Les résultats présentés dans cette section ont encore une fois été obtenus à partir de simulations du dessin des masques en incluant les capacités parasites, et en utilisant pour les plus grandes lignes un modèle équivalent en pi. Cette modélisation a été obtenue à partir des résultats de simulations électromagnétiques réalisées à l'aide du logiciel Momentum.

Les réponses obtenues sont relativement semblables à celles obtenues précédemment avec la première topologie de filtre channélisé. En particulier, nous avons pu de nouveau synthétiser des réponses à un et deux zéros de transmission.

#### IV.3.1. Gain en mode différentiel

La Figure III-32 présente une forme typique de réponse du filtre en mode différentiel avec deux zéros de transmission, ainsi que les réponses correspondantes sur chaque branche. Le gain dans la bande est ici d'un peu moins de 10 dB pour une bande passante de 86 MHz centrée à 1.96 GHz. Le filtre a en outre été réglé de façon à obtenir une réjection supérieure à 30 dB en dehors de la bande. L'ensemble des paramètres mixtes de cet exemple et de celui à un zéro de transmission présenté plus loin peuvent être consultés en annexe I.



Figure III-32 : Réponse typique du filtre channélisé sans diviseur actif

Même si nous ne le présentons pas ici, et tout comme pour la première réalisation de filtre channélisé, cette topologie peut bien sûr également être accordée en fréquence tout en conservant l'allure de la réponse.

La Figure III-33 présente une réponse avec un seul zéro de transmission. Le gain est ici légèrement inférieur à 18 dB, pour une bande passante de 60 MHz.

L'ondulation dans la bande est de l'ordre du dB. Celle-ci est plus difficile à réduire qu'avec la première réalisation. La réjection hors-bande est là encore supérieure à 30 dB à 100 MHz de la fréquence centrale.



Figure III-33 : Réponse du filtre sans diviseur actif à un zéro de transmission

Le circuit, polarisé à 2.7 V, consomme moins de 25 mA, soit 3 mA de moins qu'avec la configuration à diviseur actif.

#### IV.3.2. Gains en conversion de modes et gain en mode commun

Les gains obtenus sur les conversion de mode et le mode commun sont présentés sur la Figure III-34. Par rapport au cas précédent, on peut constater que le gain de conversion du mode commun vers différentiel est bien atténuée, cette amélioration étant directement imputable à la conception entièrement différentielle du filtre et de ses branches (voir annexe J).



Figure III-34 : Gain en conversion de modes et gain en mode commun

IV.3.3. Adaptation

La Figure III-35 présente les paramètres  $S_{dd11}$  et  $S_{dd22}$  du filtre. Ceux-ci sont très proches des paramètres  $S_{dd11}$  et  $S_{dd22}$  de chaque branche chargée sur 150  $\Omega$ . Que ce soit en entrée ou en sortie, on constate que l'adaptation est correcte,  $S_{dd11}$  et  $S_{dd22}$  étant tous deux inférieurs à -10 dB autour de 2 GHz.



Figure III-35 : Adaptation en mode différentiel du filtre channélisé sans diviseur actif

IV.3.4. Linéarité, consommation et facteur de bruit

En terme de linéarité, on retrouve pour le filtre complet les caractéristiques obtenues pour un seul étage de filtre récursif utilisé dans chaque branche, à savoir un point de compression à -1dB pour des puissances d'entrée comprises entre -49 et -39 dBm (-33 à -31 dBm en sortie), et un point d'interception d'ordre 3 obtenu pour une puissance d'entrée de -42 à -30 dBm (-9 à -6 dBm en sortie).

Enfin, nous présentons sur la Figure III-36 les courbes de facteurs de bruit obtenues pour les configurations typiques à 1 et 2 zéros de transmission présentées précédemment.



Figure III-36 : Facteurs de bruit obtenus avec des réponses à un et deux zéros de transmission

Le facteur de bruit est au minimum compris entre 10 et 11 dB selon la configuration. Cette valeur importante est due notamment au fait qu'en modifiant le nombre de transistors mis en parallèle en entrée pour adapter chaque branche à 150  $\Omega$ , on s'éloigne de l'impédance optimale de bruit.

Par rapport à la configuration faisant appel à un diviseur actif, on peut donc conclure que cette seconde configuration permet d'améliorer légèrement la consommation et la linéarité, tout en réduisant très fortement la conversion de gain du mode commun vers différentiel. Elle ne permet cependant pas de réduire les dimensions de la puce, et le niveau du facteur de bruit obtenu dans les 2 cas est comparable.

# V. Conclusion

Dans ce chapitre, nous avons proposé deux méthodes originales pour la conception de filtres channélisés différentiels intégrés sur Silicium qui nous ont de plus permis de mettre à profit une des topologies de filtre récursif proposée dans le chapitre précédent. Bien que les puces dessinées occupent une surface importante proche de 3 mm<sup>2</sup> (mais « seulement » 2.15 mm<sup>2</sup> si l'on ne prend en compte que le surface réellement occupée), leurs dimensions sont sans commune mesure avec les circuits proposés précédemment qui à une exception près ont toujours été implémentés en technologie hybride. De plus, les travaux déjà publiés à propos d'un filtre channélisé intégré portent essentiellement sur une étude de faisabilité. Aucun layout n'est d'ailleurs présenté.

Il nous semble donc légitime de considérer que les circuits présentés dans ce chapitre constituent à ce jour les premiers exemples de filtres channélisés implémentés en technologie MMIC.

La première réalisation nous a permis d'introduire le concept d'un diviseur actif du signal différentiel. Cependant, pour notre application, l'utilisation de ce circuit avec des filtres récursifs à accès simples en entrée et différentiel en sortie a conduit à l'apparition d'un gain de conversion du mode commun vers différentiel.

La seconde topologie simplifie l'implémentation du filtre complet puisqu'elle fait disparaître le diviseur d'entrée et fait appel à une implémentation entièrement différentielle. De plus, la disparition d'un élément actif permet d'améliorer sensiblement la consommation.

Les deux circuits présentent, pour le reste, des performances relativement similaires en termes d'allure de réponse, de gain, de facteur de bruit et de linéarité. Ces différentes caractéristiques sont regroupées dans le Tableau III-3, et comparées avec trois exemples de filtre channélisés passe-bande proposés dans la littérature. Les différences constatées du point de vue de la linéarité peuvent s'expliquer par la technologie employée : intégration sur Silicium dans notre cas, technologie hybride pour [III-12]. De plus, nous avons essayé de limiter au maximum la consommation, ce qui a eu pour conséquence de dégrader à la fois le facteur de bruit et le comportement en puissance.

	Topologie avec diviseur actif	Topologie sans diviseur actif	[III-11]	[III-12]	[III-14]
Technologie	Intégrée	Intégrée	hybride	hybride	Intégrée
	BiCMOS Si	BiCMOS Si			
Туре	Passe-bande	Passe-bande	Passe-bande	Passe-bande	Passe-bande
	3 branches	3 branches	3 branches	2 branches	3 branches
Surface de la	2.03 x 1.40	2.03 x 1.40	-	-	10
puce (mm <sup>2</sup> )					
Fréquence	1.95 à 2.2	1.95 à 2.2	2.5	2.5	28.1
centrale (GHz)					
Gain (dB)	> 12	> 10	7	15	4
Bande passante	> 50	> 50	300	210	400
(MHz)					
Facteur de	10	10	-	4.5	-
bruit (dB)					
P-1dB en sortie	> -34	> -33	-	+ 20.4	-
(dBm)					
IIP3 en sortie	> -10.5	> -9	-	+ 27.8	-
(dBm)					
Consommation	28	24.5	-	-	-
(mA)					

Tableau III-3 : Performances comparées des filtres channélisés conçus

Les filtres channélisés se révèlent très intéressants dans la mesure où ils permettent de réaliser à partir de réponse relativement peu sélectives des filtres présentant une très forte sélectivité. En outre, il est apparu que ces structures se prêtent bien à une réalisation en technologie intégrée, et plus particulièrement sur Silicium où le fait de travailler en différentiel s'avère être un réel avantage pour la division et la recombinaison des signaux. Les filtres channélisés intégrés sont donc de notre point de vue très prometteurs, même si la sensibilité de leurs caractéristiques impose l'utilisation dans les branches de structures accordables en termes de gain, fréquence centrale et bande passante. Ces différentes possibilités de réglages peuvent et doivent permettrent de compenser les dérives technologiques rencontrées lors de la réalisation de tout circuit intégré.
### **BIBLIOGRAPHIE**

#### [III-01] C. RAUSCHER

"A new class of microwave active filters"

IEEE MTT-S International Microwave Symposium, 23-27 May 1994, vol. 2, pp. 605-608

#### [III-02] C. RAUSCHER

"Two-Branch Microwave Channelized Active Bandpass Filters" IEEE Transactions on Microwave Theory and Techniques, vol. 48, n° 3, March 2000, pp. 437-444

#### [III-03] B. ALBERT

"Etude de filtres actifs analogiques microondes transversaux et stop bande" *Thèse de doctorat de l'Université de Limoges, 14 Octobre 2005* 

#### [III-04] M.J. SCHINDLER, Y. TAJIMA

"A novel MMIC active filter with lumped and transversal elements" *IEEE Transations on Microwave Theory and Techniques, vol. 37, n° 12, Dec. 1989, pp. 2148-2153* 

#### [III-05] C. GALY, J. GRAFFEUIL, J. LAROQUE, S. VIGNERON

"A Ku band MMIC transversal bandpass active filter" 24th European Microwave Conference, Cannes, 5-8 Sept. 1994, pp. 1048-1052

#### [III-06] C. RAUSCHER

"Microwave Channelized Active Filters - A new modular approach to achieving compactness and high selectivity"

*IEEE Transactions on Microwave Theory and Techniques, vol. 44, n° 1, Jan. 1996, pp. 122-132* 

#### [III-07] K.W. TAM, P. VITER, R.P. MARTINS

"MMIC active filter with tuned transversal elements" *IEEE Transactions on Circuits and Systems II : Analog and Digital Signal Processing, vol. 45, n°5, May 1998, pp. 632-634* 

#### [III-08] K.W. TAM, P. VITOR, J.C. FREIRE, R.P. MARTINS

"New microwave bandstop filter using lumped and transversal network" IEEE International Symposium on Circuits and Systems, 30 May-2 June 1999, vol. 6, pp. 30-32

#### [III-09] C. RAUSCHER

"Varactor tuned active notch filter with low passband noise and signal distorsion" IEEE Transactions on Microwave Theory and Techniques, vol. 49, n° 8, Aug. 2001, pp. 1431-1437

## [III-10] R. GOMEZ-GARCIA, C. BRISO-RODRIGUEZ, M. MAHFOUDI, J.I. ALONSO

"MMIC tunable transversal bandpass active filter at 9-12 GHz"

11th Gallium Arsenide Applications Symposium (GaAs 2003), Munich 2003

#### [III-11] R. GOMEZ-GARCIA, J.I. ALONSO

"A design technique for three branch channelized bandpass filters" 33rd European Microwave Conference, Munich 7-9 Oct. 2003, vol. 1, pp.215-218

#### [III-12] R. GOMEZ-GARCIA, J.I. ALONSO, C. BRISO-RODRIGUEZ

"On the design of high-linear and low-noise two-branch channelized active bandpass filters"

*IEEE Transactions on Circuits and Systems II : Analog and Digital Signal Processing, volume 50, n° 10, Oct. 2003, pp. 695-704* 

#### [III-13] D.R. JACHOWSKI

"Passive enhancement of resonator Q in microwave notch filters" IEEE MTT-S International Microwave Symposium Digest, 6-11 June 2004, vol. 3, pp. 1315-1318

#### [III-14] E. THIBODEAU, F. BOONE, J. BEAUVAIS, A.C. HOULE

"Design of a microwave channelized active filter for MMIC" IEEE Canadian Conference on Electrical and Computer Engineering 2005, Saskatoon, May 2005

#### [III-15] E. THIBODEAU, F. BOONE, J. BEAUVAIS, A.C. HOULE

"Conception d'un filtre actif à canaux multiples en MMIC" 73<sup>rd</sup> AcFas Meeting, Chicoutimi, May 2005

# CONCLUSION

# **Generale**

### **CONCLUSION GENERALE**

L'objectif du travail présenté dans cette étude a porté sur l'application du principe des filtres récursifs et transversaux pour la réalisation de filtres actifs monolithiques passe-bande en technologie BiCMOS Silicium.

Dans le premier chapitre, nous avons dressé un état de l'art des différentes technologies intégrées : Silicium, III-V (Arséniure de Gallium et Phosphure d'Indium), et nouvelles filières plus particulièrement dédiées aux applications de puissance (Carbure de Silicium et Nitrure de Gallium). Cette étude nous a permis de mettre en avant les progrès importants et rapides réalisés dans l'élaboration de substrats de Silicium à hautes performances qui sont dorénavant tout à fait en mesure de concurrencer les substrats III-V pour de nombreuses applications jusqu'à 10 GHz et plus. De plus, l'utilisation du Silicium permet d'obtenir des circuits très compacts et pour un coût au mm<sup>2</sup> plus faible qu'avec des substrats III-V. L'étude menée dans cette première partie nous a donc permis de nous conforter dans notre choix d'adapter sur Silicium des méthodes de filtrage microondes jusqu'à présent uniquement proposées en technologie AsGa ou hybride.

Dans le deuxième chapitre nous avons présenté la conception de topologies originales pour la réalisation de filtres récursifs. Ces filtres font appel à deux méthodes distinctes :

 La première propose un circuit simple accès d'ordre un qui fait appel à un amplificateur différentiel pour à la fois apporter du gain à la structure et réaliser la sommation des signaux issus des branches directes et retardées du filtre. Ce principe a été validé par une réalisation et permet de réaliser très simplement des filtres récursifs pour des applications ne nécessitant pas une sélectivité élevée. La seconde méthode propose un circuit entièrement différentiel basé sur une approche cellulaire à deux étages. La solution retenue pour réaliser chacun des blocs récursifs élémentaires est dérivée des travaux présentés par Andersson, Caputa et Svensson en 2002. L'ensemble est accordable indépendamment en termes de gain, de fréquence centrale et de bande passante grâce à divers dispositifs d'accord disposés sur chaque étage. Ce filtre, bien que limité en termes de linéarité, peut être une base intéressante dans le cadre de la réalisation de systèmes multinormes grâce à sa grande flexibilité en terme de fonction de transfert. Là encore une réalisation a permis de valider cette méthode de conception.

Dans le troisième chapitre, nous avons présenté de nouvelles méthodes pour la réalisation de filtres channélisés en technologie intégrée. Ces structures permettent, en partant de filtres d'ordre peu élevés, d'aboutir à des réponses très sélectives. Jusqu'à présent, les circuits proposés dans la littérature reposaient, dans leur quasi-intégralité, sur une implémentation en technologie hybride. Les deux filtres présentés ici sont de type différentiel passe-bande à trois branches et réutilisent les filtres récursifs présentés dans le chapitre précédent. De plus, ils permettent de se passer de combineur de puissance en sortie. Ils se distinguent néanmoins sur deux points :

- La première conception fait appel à une méthode originale de diviseur actif différentiel permettant d'obtenir à sa sortie trois sorties sur lesquelles les signaux sont d'amplitudes égales, mais dont l'un est déphasé de 180° par rapport aux deux autres. Nous utilisons ensuite dans chaque branche un filtre à entrée simple accès et sortie différentielle.
- La seconde conception permet, en profitant d'une combinaison adéquate d'étages différentiels, de se passer du diviseur de puissance en entrée de dispositif. Le filtre ainsi conçu est plus simple dans son architecture, et entièrement différentiel.

Ces deux filtres présentent des caractéristiques relativement proches qui permettent d'avoir un aperçu des performances envisageables avec ce type de structure.

Les différentes réalisations proposées dans ce manuscrit ne sont pas encore transposables directement dans des applications industrielles car elles se sont généralement révélés trop limitées en termes de linéarité et/ou de facteur de bruit. Elles permettent cependant de démontrer que le Silicium se prête bien à la réalisation de structures récursives ou transversales, ainsi que channélisées.

En outre, elles ont permis de mettre en avant certains avantages liés à l'utilisation de systèmes différentiels, et plus particulièrement pour la combinaison/division de signaux.

Ces travaux nous ont également permis d'envisager un certain nombre de perspectives et de développements qui permettraient d'améliorer les performances des dispositifs présentés.

Du point de vue des performances en bruit tout d'abord, il nous semble indispensable de réaliser dans le futur des analyses théoriques en utilisant, comme cela a été fait à l'IRCOM pour des filtres sur Arséniure de Gallium, le formalisme des ondes de bruit. Cependant, la possibilité d'effectuer de telles analyses repose sur la disponibilité d'expressions du, ou plutôt des, facteurs de bruit dans un dispositif différentiel. Des études sont actuellement en cours sur le sujet au sein du laboratoire. Ceci doit conduire à la détermination d'une configuration optimale de filtre récursif au niveau de la topologie elle-même et des valeurs de couplage entre les différentes voies.

Plus généralement, la mise au point d'outils analytiques pour la conception de filtres récursifs ou channélisés devrait permettre d'améliorer les performances générales des circuits, de réduire les durées de conception et de compenser, au moins en partie, l'absence d'un optimiseur performant dans l'environnement Cadence.

Enfin, nous avons pu constater que les très bonnes performances obtenues avec les filtres channélisés étaient obtenues au dépend d'une grande sensibilité de la réponse aux différents réglages apportés à chaque branche. Il pourrait alors être intéressant de mettre au point une méthode permettant de conserver des proportions optimales entre les différentes branches même si l'on modifie le gain ou la fréquence centrale de la branche principale.

Ceci permettrait d'obtenir des réponses à gain et bande passante constants comme nous avons pu en présenter dans le chapitre II avec le filtre récursif accordable.



## **ANNEXE** A

**CARACTERISATION DES CIRCUITS DIFFERENTIELS :** 

**MODES MIXTES** 

### I. Introduction

Les circuits différentiels sont depuis longtemps utilisés aux basses fréquences, notamment pour la réalisation des amplificateurs opérationnels ou des préamplificateurs. Ils présentent en effet certains avantages, parmi lesquels on peut citer l'immunité aux interférences électromagnétiques, aux bruits d'alimentation et de masse, la suppression des harmoniques supérieures, ainsi qu'une bonne tolérance par rapport aux masses non-idéales.

Ce type de topologie est donc bien adapté à la conception de circuits radiofréquences sur silicium dans la mesure où elle permet de s'affranchir, dans une certaine mesure, des pertes liées à ce substrat faiblement résistif. Le chapitre II montre qu'il est également possible de tirer partie des propriétés des circuits différentiels pour les détourner de leur usage premier et réaliser un filtre récursif à simple accès.

Dans cette annexe, nous présentons les méthodes utilisées pour la caractérisation des dispositifs différentiels. A l'heure actuelle, deux solutions peuvent être utilisées : le balun et le formalisme des modes mixtes, que nous allons maintenant détailler.

### II. Utilisation de baluns

Un balun (contraction de balanced to unbalanced converter) est classiquement un circuit passif à trois accès, réalisé généralement au choix à l'aide de composants discrets (transformateur, inductances et capacités) ou de lignes coplanaires, dont on peut voir deux exemples sur la Figure A-1. Il permet de convertir un signal référencé par rapport à la masse en un signal différentiel où les accès peuvent être considérés comme référencés l'un par rapport à l'autre.



Figure A-1 : Exemples de baluns

L'accès 1 sert d'entrée au balun ; le signal est alors référencé par rapport à la masse. A la sortie, aux accès 2 et 3, le signal est différentiel, c'est à dire que les signaux sur ces deux accès ont des amplitudes égales mais sont en opposition de phase.

De cette façon, on veut pouvoir mesurer les 4 paramètres S de fonctionnement en mode différentiel « idéal », ainsi que le facteur de bruit et le point de compression comme on le ferait avec un quadripôle simple accès classique (voir Figure A-2).



Figure A-2 : Dispositif de mesure avec baluns

Cette technique de mesure présente néanmoins un défaut important car elle masque totalement les imperfections d'un dispositif qui ne serait pas purement différentiel. En effet, il est impossible de caractériser ainsi le fonctionnement en mode commun et de déterminer si de la conversion de mode a lieu à l'intérieur du dispositif.

Enfin, lorsqu'il est implémenté, le balun lui-même est affecté par certains défauts : il présente des pertes (d'insertion et de retour), n'est jamais parfaitement équilibré et n'est utilisable que sur une bande de fréquences limitée. L'état de l'art se situe à l'heure actuelle à des bandes utiles d'une trentaine de GHz au maximum [A-1],[A-2]. Néanmoins, la plage de fonctionnement d'un balun est plutôt d'une dizaine de GHz au maximum.

#### III. Définition et utilisation de la matrice S mixte

Pour pallier aux défauts inhérents à l'utilisation des baluns, on utilise le formalisme des modes « mixtes ». Celui-ci a été présenté pour la première fois en 1995 par Bockelman et Eisenstadt [A-3].

L'utilisation de la matrice mixte repose sur une transformation mathématique de la matrice S classique d'un quadripôle différentiel, considéré comme un octopôle.

III.1. Définition des ondes de puissance sur un octopôle [A-4],[A-5] Considérons par exemple le circuit de la Figure A-3.



Figure A-3 : Octopôle à accès simple

On définit, pour chacun des accès, des ondes de puissance incidentes et réfléchies. Pour l'accès n, on a :

$$a_n = \frac{v_n + i_n Z_n}{2\sqrt{\Re e[Z_n]}} \text{ et } b_n = \frac{v_n - i_n Z_n^*}{2\sqrt{\Re e[Z_n]}}$$
(A-1)

où  $a_n$  est l'onde incidente et  $b_n$  l'onde réfléchie à l'accès n, et  $i_n$  et  $v_n$  les courants et tensions sur ce même accès.

Ainsi, à chaque accès, on va pouvoir définir la relation entre les ondes incidentes et réfléchies :

$$b_i = S_{i1}.a_1 + S_{i2}.a_2 + \ldots + S_{ik}.a_k = \sum_{n=1}^k S_{in}.a_n$$
(A-2)

Pour l'octopôle de la Figure A-3 cette dernière relation peut se mettre sous la forme matricielle suivante :

$$\begin{pmatrix} b_1 \\ b_2 \\ b_3 \\ b_4 \end{pmatrix} = \begin{bmatrix} S_{11} & S_{12} & S_{13} & S_{14} \\ S_{21} & S_{22} & S_{23} & S_{24} \\ S_{31} & S_{32} & S_{33} & S_{34} \\ S_{41} & S_{42} & S_{43} & S_{44} \end{bmatrix} \begin{pmatrix} a_1 \\ a_2 \\ a_3 \\ a_4 \end{pmatrix}$$
(A-3)

Dans le cas d'un octopôle classique, chacun des seize termes de cette matrice S aura une signification particulière : par exemple  $S_{33}$  permettra d'évaluer l'adaptation du circuit à l'accès 3. Néanmoins, dans le cas où il s'agit d'un quadripôle différentiel, il est difficile de tirer directement des informations pertinentes sur ses caractéristiques à partir de la lecture directe de la matrice S standard que nous venons de présenter.

#### III.2. Définition des ondes de puissance pour un quadripôle différentiel

Pour rendre plus pertinente la lecture de la matrice S dans le cas d'un quadripôle différentiel, on introduit une nouvelle formulation des paramètres S prenant en compte le comportement modal (commun ou différentiel) du dispositif. On définit ainsi des ondes de puissance normalisées en mode différentiel et commun :

$$a_{dn} = \frac{v_{dn} + i_{dn}.Z_{dn}}{2\sqrt{\Re e[Z_{dn}]}} \quad a_{cn} = \frac{v_{cn} + i_{cn}.Z_{cn}}{2\sqrt{\Re e[Z_{dn}]}}$$

$$b_{dn} = \frac{v_{dn} - i_{dn}.Z_{dn}^{*}}{2\sqrt{\Re e[Z_{dn}]}} \quad b_{cn} = \frac{v_{cn} - i_{cn}.Z_{cn}^{*}}{2\sqrt{\Re e[Z_{cn}]}}$$
(A-4)

où  $a_{dn}$  et  $a_{cn}$  sont les ondes de puissance incidentes sur l'accès *n* du quadripôle différentiel, et  $b_{dn}$  et  $b_{cn}$  les ondes de puissances réfléchies. On peut représenter ces ondes de puissance sur le quadripôle différentiel, comme indiqué sur la Figure A-4.



Figure A-4 : Quadripôle différentiel vu comme un octopôle

A partir des ondes de puissance qui viennent d'être définies, la matrice S mixte peut alors s'écrire :

$$\begin{pmatrix} b_{d1} \\ b_{d2} \\ b_{c1} \\ b_{c2} \end{pmatrix} = \begin{bmatrix} S_{dd11} & S_{dd12} & S_{dc11} & S_{dc12} \\ S_{dd21} & S_{dd22} & S_{dc21} & S_{dc22} \\ S_{cd11} & S_{cd12} & S_{cc11} & S_{cc12} \\ S_{cd21} & S_{cd22} & S_{cc21} & S_{cc22} \end{bmatrix} \begin{pmatrix} a_{d1} \\ a_{d2} \\ a_{c1} \\ a_{c2} \end{pmatrix}$$
(A-5)

Cette matrice peut être divisée en quatre sous-matrices S caractérisant les quatre types de fonctionnement possibles du circuit différentiel :

- La sous matrice DD (Différentiel vers Différentiel) caractérise le mode de fonctionnement normal et généralement recherché du dispositif. Idéalement, seul ce quadrant de la matrice mixte devrait être non-nul.
- La sous-matrice DC (Commun vers Différentiel) caractérise une conversion de mode parasite. Cette conversion est due à un déséquilibre entre les branches du circuit différentiel. Un circuit présentant un gain sur cette conversion de mode sera sensible aux interférences électromagnétiques, qui sont typiquement en mode commun, qu'il va convertir en signaux différentiels parasites.
- La sous-matrice CD (Différentiel vers Commun) qui, au même titre que la sousmatrice DC, caractérise une conversion de mode parasite. Elle est elle-aussi due à une dissymétrie du circuit et caractérise la possibilité de générer des perturbations (en mode commun) pour les étages suivants à partir d'un signal pertinent (en mode différentiel).

 La sous-matrice CC (Commun vers Commun) qui représente la « non-idéalité » du dispositif. En effet, si le circuit présente un gain en mode commun, cela signifie que l'on travaille en référençant les signaux par rapport à la masse, qui n'est pas suffisamment rejetée.

Idéalement, on cherche à minimiser au maximum tous les termes des quadrants DC, CD et CC. L'emploi de la méthode des modes mixtes se justifie alors pleinement dans la mesure où tous ces paramètres sont, au mieux, ignorés lorsqu'on utilise des baluns. Dans le pire des cas, ces paramètres modifient la réponse que l'on croira être celle du mode différentiel pur.

La Figure A-5 fait apparaître de façon synthétique la signification de chacun des paramètres S de la matrice mixte.

		Excitation en mode différentiel		Excitation en mode commun	
		Accès 1	Accès 2	Accès 1	Accès 2
Réponse en mode différentiel	Accès 1	S <sub>dd11</sub>	S <sub>dd12</sub>	$S_{dc11}$	S <sub>dc12</sub>
	Accès 2	S <sub>dd21</sub>	S <sub>dd22</sub>	S <sub>dc21</sub>	$S_{dc22}$
Réponse en mode commun	Accès 1	S <sub>cd11</sub>	$S_{cd12}$	$S_{cc11}$	$S_{cc12}$
	Accès 2	$S_{cd21}$	S <sub>cd22</sub>	<i>S</i> <sub><i>cc</i>21</sub>	<i>S</i> <sub><i>cc</i>22</sub>

Figure A-5 : Composition de la matrice S mixte

## III.3. Matrice de passage des paramètres S classiques aux paramètres S mixtes

En normalisant les impédances caractéristiques de la façon suivante :

$$Z_n = Z_0, \quad Z_{dn} = 2.Z_0, \quad Z_{cn} = Z_0/2,$$
 (A-6)

les expressions des ondes de puissance en mode différentiel et commun peuvent s'exprimer en fonction des ondes de puissance classiques comme suit :

$$a_{d1} = \frac{a_1 - a_2}{\sqrt{2}} \quad a_{d2} = \frac{a_3 - a_4}{\sqrt{2}} \quad a_{c1} = \frac{a_1 + a_2}{\sqrt{2}} \quad a_{c2} = \frac{a_3 + a_4}{\sqrt{2}}$$

$$b_{d1} = \frac{b_1 - b_2}{\sqrt{2}} \quad b_{d2} = \frac{b_3 - b_4}{\sqrt{2}} \quad b_{c1} = \frac{b_1 + b_2}{\sqrt{2}} \quad b_{c2} = \frac{b_3 + b_4}{\sqrt{2}}$$
(A-7)

On peut alors réécrire ces résultats sous forme matricielle :

$$\begin{pmatrix} a_{d1} \\ a_{d2} \\ a_{c1} \\ a_{c2} \end{pmatrix} = \frac{\sqrt{2}}{2} \begin{bmatrix} 1 & -1 & 0 & 0 \\ 0 & 0 & 1 & -1 \\ 1 & 1 & 0 & 0 \\ 0 & 0 & 1 & 1 \end{bmatrix} \cdot \begin{pmatrix} a_1 \\ a_2 \\ a_3 \\ a_4 \end{pmatrix}$$

$$\begin{pmatrix} b_{d1} \\ b_{d2} \\ b_{c1} \\ b_{c2} \end{pmatrix} = \frac{\sqrt{2}}{2} \begin{bmatrix} 1 & -1 & 0 & 0 \\ 0 & 0 & 1 & -1 \\ 1 & 1 & 0 & 0 \\ 0 & 0 & 1 & 1 \end{bmatrix} \cdot \begin{pmatrix} b_1 \\ b_2 \\ b_3 \\ b_4 \end{pmatrix}$$

$$(A-8)$$

En posant

$$[M] = \frac{\sqrt{2}}{2} \begin{bmatrix} 1 & -1 & 0 & 0 \\ 0 & 0 & 1 & -1 \\ 1 & 1 & 0 & 0 \\ 0 & 0 & 1 & 1 \end{bmatrix}$$
(A-10)

$$(a_{mxt}) = [M](a_{std}) \text{ et } (b_{mxt}) = [M](b_{std}).$$
 (A-11)

On peut ainsi en déduire la relation de passage entre matrice S mixte et matrice S standard :

$$(S_{mxt}) = [M] \cdot (S_{std}) \cdot [M]^{-1}$$
 (A-12)

M est appelée matrice de passage de la base des modes physiques vers la base des modes mixtes.

La relation (A-12) permet finalement d'exprimer directement les paramètres S mixtes en fonction des paramètres S standards :

$$\begin{split} S_{dd11} &= \frac{S_{11} - S_{12} - S_{21} + S_{22}}{2} \qquad S_{dd12} = \frac{S_{13} - S_{14} - S_{23} + S_{24}}{2} \\ S_{dd21} &= \frac{S_{31} - S_{32} - S_{41} + S_{42}}{2} \qquad S_{dd22} = \frac{S_{33} - S_{34} - S_{43} + S_{44}}{2} \\ S_{dc11} &= \frac{S_{11} + S_{12} - S_{21} - S_{22}}{2} \qquad S_{dc12} = \frac{S_{13} + S_{14} - S_{23} - S_{24}}{2} \\ S_{dc21} &= \frac{S_{31} + S_{32} - S_{41} - S_{42}}{2} \qquad S_{dc22} = \frac{S_{33} + S_{34} - S_{43} - S_{44}}{2} \\ S_{cd11} &= \frac{S_{11} - S_{12} + S_{21} - S_{22}}{2} \qquad S_{cd12} = \frac{S_{13} - S_{14} + S_{23} - S_{24}}{2} \\ S_{cc11} &= \frac{S_{11} + S_{12} + S_{21} + S_{22}}{2} \qquad S_{cd22} = \frac{S_{33} - S_{34} + S_{43} - S_{44}}{2} \\ S_{cc11} &= \frac{S_{11} - S_{12} + S_{21} + S_{22}}{2} \qquad S_{cd22} = \frac{S_{33} - S_{34} + S_{43} - S_{44}}{2} \\ S_{cc21} &= \frac{S_{31} - S_{32} + S_{41} - S_{42}}{2} \qquad S_{cc12} = \frac{S_{13} - S_{14} + S_{23} + S_{24}}{2} \\ S_{cc21} &= \frac{S_{31} - S_{32} + S_{41} - S_{42}}{2} \qquad S_{cc22} = \frac{S_{33} - S_{34} + S_{43} - S_{44}}{2} \\ \end{cases}$$

Les simulateurs circuit type Cadence et ADS ne permettant d'obtenir que les valeurs des paramètres S classiques, ces expressions s'avèrent très utiles lors des différentes simulations pour caractériser et optimiser les caractéristiques des circuits.

Des travaux ont été publiés sur le bruit dans les dispositifs différentiels laissant apparaître, comme on peut s'y attendre, l'existence d'un bruit en mode différentiel et d'un bruit en mode commun [A-6],[A-7]. Des études sont actuellement en cours au sein de l'IRCOM sur ce problème d'expression des facteurs de bruit, ainsi que sur la définition des paramètres relatifs à la linéarité (point de compression à -1 dB, IIP3) dans les multipôles différentiels. Néanmoins, pour l'ensemble des résultats relatifs au bruit et à la linéarité de circuits différentiels présentés dans ce rapport, en raison de l'absence d'une méthode rigoureuse pour caractériser ces différentes grandeurs, nous avons dû nous limiter à effectuer les simulations et mesures en utilisant des baluns, après nous être assurés que les modes CC, CD et DC étaient suffisamment faibles pour ne pas influencer les résultats obtenus.

### **BIBLIOGRAPHIE**

#### [A-1] K.W. HAMED, A.P. FREUNDORFER, Y.M.M. ANTAR

"A monolithic double-balanced direct conversion mixer with an integrated wideband passive balun"

IEEE Journal of Solid-State Circuits, vol. 40, n° 3, March 2005, pp. 622-629

#### [A-2] G.A. HOFBAUER

"An ultra-Wideband Microwave Balun using a Tapered Coaxial Coil Structure working from kHz range to beyond 26.5 GHz" 2005 IEEE International Microwave Symposium, Long Beach, 11-16 June 2005

#### [A-3] D.E. BOCKELMAN, W.R. EISENSTADT

"Combined Differential and Common-Mode Scattering Parameters : Theory and Simulation" IEEE Transactions on Microwave Theory and Techniques, vol. 43, n° 7, July 1995, pp.

1530-1539

#### [A-4] G. SUNDBERG

"Understanding single ended and mixed mode S parameters" Microwaves and RF, March 2001

#### [A-5] J. LINTIGNAT

"Analyse des structures différentielles par le formalisme des modes mixtes" *Rapport de stage de DEA, Université de Limoges, juin 2003* 

#### [A-6] J. RANDA

"Multiport Noise Characterization and Differential Amplifiers" 55<sup>th</sup> ARFTG Conference Digest, Boston, MA, June 2000

#### [A-7] J. RANDA

"Noise Characterization of Multiport Amplifiers" IEEE Transactions on Microwave Theory and Techniques, vol. 49, n° 10, Oct. 2001, pp. 1757-1763

## ANNEXE **B**

## CALCUL DES GAINS DIFFERENTIELS EN TENSION DE PAIRES DIFFERENTIELLES A COUPLAGE PAR LES EMETTEURS, LES BASES OU LES COLLECTEURS

## I. Paire différentielle à couplage par les émetteurs

Ce cas est celui d'un amplificateur différentiel classique. Le gain en tension différentiel d'un tel circuit est donné dans le chapitre II en raisonnant au continu.

L'utilisation d'un circuit équivalent petits signaux de cette topologie (voir Figure B-1) permet également de déterminer ce gain.



Figure B-1 : Modèle équivalent petit signal d'une paire différentielle à couplage par les émetteurs

On a 
$$-v_{I1} - v_{BE1} + v_{BE2} + v_{I2} = 0$$
 (D-01)

d'où

$$v_{Id} = v_{I1} - v_{I2} = v_{BE1} - v_{BE2}$$
(D-02)

En sortie, on a  

$$\begin{array}{l}
v_{O1} = -R_C \cdot g_m \cdot v_{BE1} \\
v_{O2} = -R_C \cdot g_m \cdot v_{BE2}
\end{array}$$
(D-03)

d'où 
$$v_{Od} = v_{O1} - v_{O2} = -R_C g_m (v_{BE1} - v_{BE2})$$
 (D-04)

En faisant le rapport de (D-02) sur (D-04) on aboutit alors à l'expression du gain différentiel en tension petits signaux de la paire à couplage par les émetteurs :

$$g_{dd} = \frac{v_{Od}}{v_{Id}} = \frac{-R_C \cdot g_m \cdot v_{Id}}{v_{Id}} = -R_C \cdot g_m$$
(D-05)

On peut constater que cette expression est bien identique à celle donnée dans chapitre II.

## II. Paire différentielle à couplage par les bases

Le schéma équivalent petit signal de cette topologie est donné sur la Figure B-2.



Figure B-2 : Modèle équivalent petit signal d'une paire différentielle à couplage par les bases

On a 
$$-v_{I1} - v_{BE1} + v_{BE2} + v_{I2} = 0$$
 (D-06)

d'où 
$$v_{Id} = v_{I1} - v_{I2} = -v_{BE1} + v_{BE2}$$
 (D-07)

En sortie, on a  

$$\begin{array}{l}
v_{O1} = -R_C \cdot g_m \cdot v_{BE1} \\
v_{O2} = -R_C \cdot g_m \cdot v_{BE2}
\end{array}$$
(D-08)

d'où 
$$v_{Od} = v_{O1} - v_{O2} = -R_C \cdot g_m (v_{BE1} - v_{BE2})$$
 (D-09)

En faisant le rapport de (D-07) sur (D-09) on aboutit alors à l'expression du gain différentiel en tension petits signaux de la paire à couplage par les bases :

$$g_{dd} = \frac{v_{Od}}{v_{Id}} = \frac{R_C \cdot g_m \cdot v_{Id}}{v_{Id}} = R_C \cdot g_m$$
(D-10)

## III. Paire différentielle à couplage par les collecteurs

Le schéma équivalent petit signal de cette topologie est donnée sur la Figure B-3.



Figure B-3 : Modèle équivalent petit signal d'une paire différentielle à couplage par les collecteurs

d'où 
$$v_{Id} = v_{I1} - v_{I2} = (r_{\pi} + R_E(\beta + 1)).(i_{B1} - i_{B2})$$
 (D-12)

En sortie, on a  

$$\begin{aligned}
 v_{O1} &= R_E \left(\beta + 1\right) i_{B1} \\
 v_{O2} &= R_E \left(\beta + 1\right) i_{B2}
 \end{aligned}$$
(D-13)

d'où 
$$v_{Od} = v_{O1} - v_{O2} = R_E (\beta + 1) \cdot (i_{B1} - i_{B2})$$
 (D-14)

En faisant le rapport de (D-12) sur (D-14) on aboutit alors à l'expression du gain différentiel en tension petits signaux de la paire à couplage par les collecteurs :

$$g_{dd} = \frac{v_{Od}}{v_{Id}} = \frac{(\beta+1)R_E}{r_{\pi} + (\beta+1)R_E} \approx \frac{\beta R_E}{r_{\pi} + \beta R_E} \approx 1$$
(D-15)

en supposant que les conditions  $\beta \gg 1$  et  $\beta R_E \gg r_{\pi}$  soient vérifiées.

230

On peut constater que les expressions des gains différentiels en tension en petits signaux sont identiques à ceux obtenus pour des structures simple accès. Ainsi, lorsqu'un circuit différentiel est parfaitement équilibré (c'est-à-dire que ses deux branches sont rigoureusement identiques), il suffit, pour obtenir le gain en tension de l'ensemble, de calculer le gain en tension d'un seule branche.



## **RESULTATS COMPLEMENTAIRES SUR LE**

FILTRE RECURSIF D'ORDRE 1

Nous présentons dans cette annexe les résultats obtenus en simulation et lors des mesures du filtre récursif simple accès présenté en première partie du chapitre II. Ce filtre est réalisé autour d'un amplificateur différentiel, dont nous présentons dans la première partie de cette annexe les paramètres S mixtes simulés. Nous présentons ensuite les paramètres S mesurés du filtre, ainsi que les résultats de rétrosimulation.

## I. Paramètres S mixtes de l'amplificateur différentiel

Nous présentons dans cette partie les résultats de simulation de l'amplificateur différentiel basé sur une paire différentielle à couplage par les collecteurs.



#### I.1. Mode différentiel



## I.2. Conversion de mode commun vers différentiel



I.3. Conversion de mode différentiel vers commun



## I.4. Mode commun
### II. Comparaison des mesures du filtre polarisé à 4 et 5 V avec les résultats de simulation et de mesure obtenus avec une polarisation nominale de 2.7 V

Les résultats obtenus en mesure avec une polarisation de 2.7 V sont assez éloignées des performances simulées. Nous avons donc réalisé d'autres mesures avec des polarisations de 4 et 5 V. Les 4 graphes qui suivent présentent les résultats alors obtenus, et les comparent avec les résultats précédemment obtenus (simulation du layout et mesures à 2.7 V). Les mesures ont été réalisées à l'aide d'un analyseur de réseau HP8510C.



# III. Rétrosimulations du filtre avec le design kit Philips QUBIC4 version 4.42

Nous présentons ici les résultats obtenus par rétrosimulation du filtre récursif avec la dernière version (QUBIC4 4.42) du design kit Philips en notre possession. A titre de comparaison, nous présentons également sur ces graphes les résultats des mesures et des simulations préalablement réalisées avec le design kit en version 4.40.



# ANNEXE D

**EFFET MILLER DANS LES TRANSISTORS BIPOLAIRES** 

D'où :

#### I. Définition

On peut définir l'effet Miller comme la variation de l'impédance d'entrée d'un amplificateur en fonction de son gain.

Pour illustrer cette définition, considérons l'exemple d'un amplificateur supposé parfait, de gain en tension A, et d'admittance d'entrée  $Y_E$ .

On a donc : 
$$V_s = A V_E$$
 (D-01)

On rajoute entre l'entrée et la sortie une admittance Y (voir Figure D-1).



Figure D-1 : Amplificateur idéal avec une admittance Y placée en parallèle

On a alors : 
$$I = Y.(V_E - V_S) = Y.V_E.(1 - A)$$
 (D-02)

$$\frac{I}{V_E} = Y.(1-A) \tag{D-03}$$

On peut ainsi se ramener au schéma équivalent de la Figure D-2, où Y est ramenée en entrée de l'amplificateur sous la forme d'une admittance de valeur :

$$Y_M = Y.(1-A) \tag{D-04}$$



Figure D-2 : Admittance Y ramenée en entrée de l'amplificateur

L'admittance totale présentée à l'entrée de l'amplificateur est donc :

$$Y_T = Y_E + Y_M = Y_E + Y.(1 - A)$$
(D-05)

On constate ainsi que :

- d'une part, la présence de l'admittance en parallèle sur l'amplificateur entraîne une modification de l'admittance d'entrée de ce dernier,
- d'autre part, cette modification est fonction de la valeur du gain initial de l'amplificateur.

#### II. Application au transistor bipolaire

La Figure D-3 présente un modèle large bande du transistor bipolaire fonctionnant en émetteur commun.



Figure D-3 : Schéma petit signal d'un montage émetteur commun

Aux basses fréquences, les capacités se comportent comme des circuits ouverts et la relation entre  $v_{BE}$  et  $v_{CE}$  s'écrit :  $v_{CE} = -g_m \cdot (R_L //r_O) \cdot v_{BE}$  (D-06)

Le gain en tension est alors égal à 
$$G_{BF} = \frac{v_{CE}}{v_{BE}} = -g_m \cdot (R_L //r_O)$$
 (D-07)

La tension aux bornes de la capacité  $C_{\mu}$  vaut donc :

$$v_{CB} = v_{CE} - v_{BE} = v_{BE} \cdot \left[ 1 + g_m \cdot \left( R_L / / r_O \right) \right]$$
 (D-08)

Considérons maintenant les courants  $i_{C\mu}$  et  $i_{C\pi}$  définis sur la Figure D-4.



Figure D-4 : Entrée du montage émetteur commun

Leurs expressions sont :

$$i_{C\mu} = j\omega C_{\mu} v_{BE} \left[ 1 + g_m \left( R_L // r_O \right) \right]$$
  

$$i_{C\pi} = j\omega C_{\pi} v_{BE}$$
(D-09)

La somme de ces 2 courants vaut donc :

$$i_{C\mu} + i_{C\pi} = j\omega \Big\{ C_{\mu} \Big[ 1 + g_m \big( R_L // r_O \big) \Big] + C_{\pi} \Big\} v_{BE}$$
(D-10)

On constate ainsi que la capacité  $C_{\mu}$  peut être ramenée à une capacité  $C_{M}$ , en parallèle avec  $C_{\pi}$ , de valeur :

$$C_{M} = C_{\mu} \left[ 1 + g_{m} \left( R_{L} / / r_{O} \right) \right]$$
 (D-11)

La capacité  $C_{\mu}$  se trouve ainsi multipliée par un facteur  $\left[1 + g_m (R_L // r_O)\right]$  qui n'est autre que le gain à basse fréquence.

Ainsi, la valeur de l'impédance d'entrée du circuit est bien fonction du gain basse fréquence, ce qui est caractéristique de l'effet Miller. Pour cette raison,  $C_M$  est appelé la capacité Miller.



Figure D-5 : Schéma équivalent de l'entrée du transistor en configuration émetteur commun

Un des pôles de la fonction de transfert à hautes fréquences de la topologie émetteur commun est également lié à  $C_M$ . Il est obtenu à la pulsation  $\omega_{P_M}$ , telle que :

$$\omega_{P_{M}} = \frac{1}{\{C_{\pi} + C_{M}\} \cdot (R_{S} / / R_{B} / / r_{\pi})}$$
(D-12)

La bande passante de ce circuit émetteur commun se retrouve ainsi limitée par la présence de l'effet Miller. De plus, on peut constater que plus le gain de l'étage sera élevé, plus la pulsation  $\omega_{P_M}$  sera faible. Ceci a pour conséquence qu'il n'est pas possible de réaliser un amplificateur émetteur commun qui présente à la fois une large bande passante et un fort gain.

## ANNEXE E

### **RESULTATS COMPLEMENTAIRES SUR LE**

### FILTRE RECURSIF D'ORDRE 2

Nous présentons dans cette annexe les résultats obtenus en simulation et lors des mesures du filtre récursif différentiel à deux étages présenté dans la seconde partie du chapitre II. Nous présentons dans la première partie de cette annexe les paramètres S mixtes simulés de l'amplificateur cascode utilisé à l'entrée directe du sommateur. Cet amplificateur étant placé en entrée du montage, ses performances sont donc particulièrement importantes. Nous comparons ensuite les paramètres S mesurés de ce filtre avec les simulations effectuées dans Cadence.

# I. Paramètres S mixtes de l'amplificateur de la voie directe du sommateur







#### I.2. Conversion de mode commun vers différentiel



I.3. Conversion de mode différentiel vers commun



#### I.4. Mode commun

## II. Paramètres S mixtes simulés et mesurés du filtre récursif différentiel d'ordre 2

Nous comparons ici les résultats obtenus en simulation et lors des mesures du filtre récursif différentiel d'ordre 2 présenté dans la seconde partie du chapitre II. Les mesures ont été effectuées à l'aide d'un analyseur de réseau Agilent ENA SerieS E5071B qui dispose de 4 accès et permet une visualisation directe des paramètres S mixtes du circuit testé.



#### II.1. Mode différentiel



#### II.2. Conversion de mode commun vers différentiel



#### II.3. Conversion de mode différentiel vers commun





#### II.5. Facteur de bruit simulé

Les courbes du facteur de bruit présentées ici correspondent aux caractéristiques obtenues en faisant varier la fréquence centrale du filtre, tandis que le gain différentiel et la bande passante sont maintenus constants et égaux respectivement à 15 dB et 60 MHz. Les valeurs obtenues à la fréquence centrale s'échelonnent entre 3.7 et 5.7 dB.



# ANNEXE F

### MATRICE MIXTE D'UN CIRCUIT A UNE ENTREE DIFFERENTIELLE ET TROIS SORTIES SIMPLE ACCES

**RESULTATS DE SIMULATION DU DIVISEUR ACTIF** 

## I. Matrice mixte d'un multipôle à 1 entrée différentielle et plusieurs sorties simple accès

Nous présentons en annexe A le principe de la matrice mixte dans le cas d'un circuit à entrée et sortie différentielles (quadripôle différentiel).

Dans le cas du diviseur actif introduit dans le chapitre III, nous avons affaire à un circuit qui dispose d'une entrée différentielle et de trois sorties simple accès. Afin de convenablement caractériser ce dispositif, nous devons tout d'abord redéfinir la matrice mixte correspondante. Nous allons pour cela utiliser le principe de la matrice mixte appliquée à un circuit à entrée simple et accès et sortie différentielle (typiquement : un balun).

### I.1. Matrice mixte d'un circuit à une entrée simple accès et une sortie différentielle

Un circuit de ce type est présenté sur la Figure F-1. La numérotation des ports physiques (1, 3 et 4) est volontaire. Elle permet de reprendre des expressions des ondes de puissance en mode commun et différentiel identiques à celle du cas d'un quadripôle différentiel.



Figure F-1 : Circuit à une entrée simple accès et une sortie différentielle

Sur le schéma précédent l'accès 1 (physique et modal) est simple accès, tandis que l'accès modal 2, différentiel, est constitué des accès physiques 3 et 4.

On doit alors avoir équivalence entre les deux système suivants :

$$b_{1} = S_{11}.a_{1} + S_{13}.a_{3} + S_{14}.a_{4}$$
  

$$b_{3} = S_{31}.a_{1} + S_{33}.a_{3} + S_{34}.a_{4}$$
  

$$b_{4} = S_{41}.a_{1} + S_{43}.a_{3} + S_{44}.a_{4}$$
  
(F-01)

$$b_{s1} = S_{ss11}.a_{s1} + S_{sd12}.a_{d2} + S_{sc12}.a_{c2}$$
  

$$b_{d2} = S_{ds21}.a_{s1} + S_{dd22}.a_{d2} + S_{dc22}.a_{c2}$$
  

$$b_{c2} = S_{cs21}.a_{s1} + S_{cd22}.a_{d2} + S_{cc22}.a_{c2}$$
  
(F-02)

L'indice *s* utilisé dans le second système signifie « single » ; il exprime le fait que l'on utilise un accès simple, par opposition aux accès différentiels et communs. La signification des paramètres S de la matrice mixte sont données sur la Figure F-2.



Figure F-2 : Matrice mixte d'un circuit à une entrée simple et une sortie différentielle Les relations entre les différentes ondes de puissance sont données par :

$$a_{s1} = a_{1} \qquad b_{s1} = b_{1}$$

$$a_{d2} = \frac{a_{3} - a_{4}}{\sqrt{2}} \qquad b_{d2} = \frac{b_{3} - b_{4}}{\sqrt{2}}$$

$$a_{c2} = \frac{a_{3} + a_{4}}{\sqrt{2}} \qquad b_{c2} = \frac{b_{3} + b_{4}}{\sqrt{2}}$$
(F-03)

On retrouve bien ici, pour l'accès différentiel, les relations proposées en annexe A.

On obtient donc les relations suivantes entre ondes de puissance modales et classiques :

$$\begin{pmatrix} a_{s1} \\ a_{d2} \\ a_{c2} \end{pmatrix} = \frac{1}{\sqrt{2}} \begin{bmatrix} \sqrt{2} & 0 & 0 \\ 0 & 1 & -1 \\ 0 & 1 & 1 \end{bmatrix} \begin{pmatrix} a_1 \\ a_3 \\ a_4 \end{pmatrix}$$
(F-04)  
$$\begin{pmatrix} b_{s1} \\ b_{d2} \\ b_{c2} \end{pmatrix} = \frac{1}{\sqrt{2}} \begin{bmatrix} \sqrt{2} & 0 & 0 \\ 0 & 1 & -1 \\ 0 & 1 & 1 \end{bmatrix} \begin{pmatrix} b_1 \\ b_3 \\ b_4 \end{pmatrix}$$
(F-05)

En définissant la matrice M par :

$$M = \frac{1}{\sqrt{2}} \begin{bmatrix} \sqrt{2} & 0 & 0\\ 0 & 1 & -1\\ 0 & 1 & 1 \end{bmatrix}$$
(F-06)

on obtient alors la relation suivante entre matrice mixte et matrice S standard :

$$S_{mxt} = M.S_{std}.M^{-1} \tag{F-07}$$

On en déduit alors les expressions des paramètres S mixtes :

$$S_{ss11} = S_{11} \qquad S_{sd12} = \frac{1}{\sqrt{2}} \left( S_{13} - S_{14} \right) \qquad S_{sc12} = \frac{1}{\sqrt{2}} \left( S_{13} + S_{14} \right) \\S_{ds21} = \frac{1}{\sqrt{2}} \left( S_{31} - S_{41} \right) \qquad S_{dd22} = \frac{1}{2} \left( S_{33} - S_{34} - S_{43} + S_{44} \right) \qquad S_{dc22} = \frac{1}{2} \left( S_{33} + S_{34} - S_{43} - S_{44} \right) \quad (F-08) \\S_{cs21} = \frac{1}{\sqrt{2}} \left( S_{31} + S_{41} \right) \qquad S_{cd22} = \frac{1}{2} \left( S_{33} - S_{34} + S_{43} - S_{44} \right) \qquad S_{cc22} = \frac{1}{2} \left( S_{33} + S_{34} - S_{43} + S_{44} \right)$$

Remarque : Stengel propose dans [F-01] une définition différente des ondes de puissance mixtes pour l'accès simple. En effet, au lieu de dire qu'à cet accès on a  $a_{s1} = a_1$  et  $b_{s1} = b_1$ , il est considéré que normalement on aurait  $a_{d1} = \frac{a_1 - a_2}{\sqrt{2}}$ ,  $a_{c1} = \frac{a_1 + a_2}{\sqrt{2}}$ ,  $b_{d1} = \frac{b_1 - b_2}{\sqrt{2}}$  et

$$b_{c1} = \frac{b_1 + b_2}{\sqrt{2}}$$
. Dans le cas considéré où  $a_2$  et  $b_2$  n'existent pas, on a alors :

$$a_{s1} = a_{d1} = a_{c1} = \frac{a_1}{\sqrt{2}} \tag{F-09}$$

$$b_{s1} = b_{d1} = b_{c1} = \frac{b_1}{\sqrt{2}} \tag{F-10}$$

Ceci conduit alors à  $S_{ss11} = \frac{S_{11}}{\sqrt{2}}$ , les autres paramètres mixtes demeurant inchangés.

Ces définitions de  $a_{s1}$  et  $b_{s1}$ , de même que l'expression de  $S_{ss11}$  qui en découle, ne semble toutefois pas très judicieuse. En effet, dans la mesure où nous travaillons ici sur un accès unique en entrée, qu'il soit physique ou modal, il apparaît naturel de considérer que dans ce cas  $a_1$  et  $a_{s1}$  ne sont finalement qu'une seule et même onde de puissance. Le même raisonnement s'applique à  $b_1$  et  $b_{s1}$ . Il en découle alors que  $S_{ss11} = S_{11}$ , expression qui là encore semble plus naturelle.

### I.2. Matrice mixte d'un circuit à une entrée différentielle et une sortie simple accès

Par rapport à un quadripôle différentiel les accès, physiques et logiques, d'un circuit à une entrée différentielle et une sortie simple accès sont définis comme indiqué sur la Figure F-3.



Figure F-3 : Circuit à une entrée différentielle et une sortie simple accès

Le raisonnement permettant d'aboutir à la matrice mixte de ce circuit est identique à celui que nous venons de présenter, en remarquant qu'ici c'est l'accès 4 qui n'est pas utilisé.

Les matrices S classiques et mixtes sont données par les relations suivantes :

$$b_{1} = S_{11}.a_{1} + S_{12}.a_{2} + S_{13}.a_{3}$$
  

$$b_{2} = S_{21}.a_{1} + S_{22}.a_{2} + S_{23}.a_{3}$$
  

$$b_{3} = S_{31}.a_{1} + S_{32}.a_{2} + S_{33}.a_{3}$$
  
(F-11)

$$b_{d1} = S_{dd11}.a_{s1} + S_{dc11}.a_{d2} + S_{ds12}.a_{c2}$$
  

$$b_{c1} = S_{cd11}.a_{s1} + S_{cc11}.a_{d2} + S_{cs12}.a_{c2}$$
  

$$b_{s2} = S_{sd21}.a_{s1} + S_{sd21}.a_{d2} + S_{ss22}.a_{c2}$$
  
(F-12)

On peut remarquer que la matrice S mixte de ce dispositif, dont la signification des termes est donnée sur la Figure F-4, est en quelque sorte « retournée » par rapport au cas précédent.



Figure F-4 : Matrice mixte d'un circuit à entrée différentielle et sortie simple accès

La matrice de passage est, dans ce cas, donnée par :

$$M = \frac{1}{\sqrt{2}} \begin{bmatrix} 1 & -1 & 0\\ 1 & 1 & 0\\ 0 & 0 & \sqrt{2} \end{bmatrix}$$
(F-13)

Les expressions des paramètres S mixtes en fonction des paramètres classiques sont alors :

$$S_{dd11} = \frac{1}{2} \left( S_{11} - S_{12} - S_{21} + S_{22} \right) \quad S_{dc11} = \frac{1}{2} \left( S_{11} - S_{12} - S_{21} + S_{22} \right) \quad S_{ds12} = \frac{1}{\sqrt{2}} \left( S_{13} - S_{23} \right)$$
$$S_{cd11} = \frac{1}{2} \left( S_{11} - S_{12} - S_{21} + S_{22} \right) \quad S_{dd11} = \frac{1}{2} \left( S_{11} - S_{12} - S_{21} + S_{22} \right) \quad S_{cs12} = \frac{1}{\sqrt{2}} \left( S_{13} + S_{23} \right) \quad (F-14)$$
$$S_{sd21} = \frac{1}{\sqrt{2}} \left( S_{31} - S_{32} \right) \quad S_{sc21} = \frac{1}{\sqrt{2}} \left( S_{31} + S_{32} \right) \quad S_{ss22} = S_{33}$$

Remarque : En considérant les conventions prises dans [F-01], on aboutit à l'expression de  $S_{ss22}$  suivante :

$$S_{ss22} = \frac{S_{33}}{\sqrt{2}}$$
(F-15)

### I.3. Matrice mixte d'un circuit à une entrée différentielle et trois sorties simple accès

Le cas d'un circuit à une entrée différentielle et trois sorties simple accès (voir Figure F-5) est typiquement celui de notre diviseur actif.



Figure F-5 : Circuit à une entrée différentielle et trois sorties simple accès

Ce cas est à rapprocher de celui présenté précédemment où le circuit possède également une entrée différentielle, mais une seule sortie. L'allure de la matrice mixte reste cependant la même, comme on peut le voir sur la Figure F-6.

		Excitation en mode différentiel	Excitation en mode commun	Excitation en mode single	Excitation en mode single	Excitation en mode single
		Accès 1		Accès 2	Accès 3	Accès 4
Réponse en mode différentiel	Accès 1	S <sub>dd11</sub>	<b>S</b> <sub>dc11</sub>	<b>S</b> <sub>ds12</sub>	<b>S</b> <sub>ds13</sub>	<b>S</b> <sub>ds14</sub>
Réponse en mode commun		S <sub>cd11</sub>	<b>S</b> <sub>cc11</sub>	<b>S</b> <sub>cs12</sub>	<b>S</b> <sub>cs13</sub>	<b>S</b> <sub>cs14</sub>
Réponse en mode single	Accès 2	<b>S</b> <sub>sd21</sub>	<b>S</b> <sub>sc21</sub>	<b>S</b> <sub>ss22</sub>	<b>S</b> <sub>ss23</sub>	<b>S</b> <sub>ss24</sub>
Réponse en mode single	Accès 3	<b>S</b> <sub>sd31</sub>	<b>S</b> <sub>sc31</sub>	<b>S</b> <sub>ss32</sub>	<b>S</b> <sub>ss33</sub>	<b>S</b> <sub>ss34</sub>
Réponse en mode single	Accès 4	<b>S</b> <sub>sd41</sub>	<b>S</b> <sub>sc41</sub>	<b>S</b> <sub>ss42</sub>	<b>S</b> <sub>ss43</sub>	<b>S</b> <sub>ss44</sub>

Figure F-6 : Matrice mixte d'un circuit à une entrée différentielle et trois sorties simple accès Les 2 matrices correspondantes à ce système sont donc données par :

$$b_{1} = S_{11}.a_{1} + S_{12}.a_{2} + S_{13}.a_{3} + S_{14}.a_{4} + S_{15}.a_{5}$$

$$b_{2} = S_{12}.a_{1} + S_{22}.a_{2} + S_{23}.a_{3} + S_{24}.a_{4} + S_{25}.a_{5}$$

$$b_{3} = S_{13}.a_{1} + S_{32}.a_{2} + S_{33}.a_{3} + S_{34}.a_{4} + S_{35}.a_{5}$$

$$b_{4} = S_{14}.a_{1} + S_{42}.a_{2} + S_{43}.a_{3} + S_{44}.a_{4} + S_{45}.a_{5}$$

$$b_{5} = S_{15}.a_{1} + S_{52}.a_{2} + S_{53}.a_{3} + S_{54}.a_{4} + S_{55}.a_{5}$$
(F-16)

$$b_{d1} = S_{dd11}.a_{d1} + S_{dc11}.a_{c1} + S_{ds12}.a_{s2} + S_{ds13}.a_{s3} + S_{ds14}.a_{s4}$$
  

$$b_{c1} = S_{cd11}.a_{d1} + S_{cc11}.a_{c1} + S_{cs12}.a_{s2} + S_{cs13}.a_{s3} + S_{cs14}.a_{s4}$$
  

$$b_{s2} = S_{sd21}.a_{d1} + S_{sc21}.a_{c1} + S_{ss22}.a_{s2} + S_{ss23}.a_{s3} + S_{ss24}.a_{s4}$$
  

$$b_{s3} = S_{sd31}.a_{d1} + S_{sc21}.a_{c1} + S_{ss32}.a_{s2} + S_{ss33}.a_{s3} + S_{ss34}.a_{s4}$$
  

$$b_{s4} = S_{sd41}.a_{d1} + S_{sc21}.a_{c1} + S_{ss42}.a_{s2} + S_{ss43}.a_{s3} + S_{ss44}.a_{s4}$$
  
(F-17)

La matrice de passage est donnée par :

$$M = \frac{1}{\sqrt{2}} \begin{bmatrix} 1 & -1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 \\ 0 & 0 & \sqrt{2} & 0 & 0 \\ 0 & 0 & 0 & \sqrt{2} & 0 \\ 0 & 0 & 0 & \sqrt{2} \end{bmatrix}$$
(F-18)

Cela conduit donc aux expressions suivantes des paramètres S mixtes en fonction des paramètres S classiques :

$$S_{dd11} = \frac{1}{2} (S_{11} - S_{12} - S_{21} + S_{22}) \quad S_{dc11} = \frac{1}{2} (S_{11} + S_{12} - S_{21} - S_{22})$$
  

$$S_{cd11} = \frac{1}{2} (S_{11} - S_{12} + S_{21} - S_{22}) \quad S_{cc11} = \frac{1}{2} (S_{11} + S_{12} + S_{21} + S_{22})$$
(F-19)

$$S_{ds12} = \frac{1}{\sqrt{2}} (S_{13} - S_{23}) \quad S_{ds13} = \frac{1}{\sqrt{2}} (S_{14} - S_{24}) \quad S_{ds14} = \frac{1}{\sqrt{2}} (S_{15} - S_{25})$$
  

$$S_{cs12} = \frac{1}{\sqrt{2}} (S_{13} + S_{23}) \quad S_{cs13} = \frac{1}{\sqrt{2}} (S_{14} + S_{24}) \quad S_{cs14} = \frac{1}{\sqrt{2}} (S_{15} + S_{25})$$
(F-20)

$$S_{sd21} = \frac{1}{\sqrt{2}} \left( S_{31} - S_{32} \right) \quad S_{sc21} = \frac{1}{\sqrt{2}} \left( S_{31} + S_{32} \right)$$

$$S_{sd31} = \frac{1}{\sqrt{2}} \left( S_{41} - S_{42} \right) \quad S_{sc31} = \frac{1}{\sqrt{2}} \left( S_{41} + S_{42} \right)$$

$$S_{sd41} = \frac{1}{\sqrt{2}} \left( S_{51} - S_{52} \right) \quad S_{sc41} = \frac{1}{\sqrt{2}} \left( S_{51} + S_{52} \right)$$

$$S_{sc41} = S_{sc41} = S_{sc41}$$

$$S_{ss22} = S_{33} \quad S_{ss23} = S_{34} \quad S_{ss24} = S_{35}$$
  

$$S_{ss32} = S_{43} \quad S_{ss33} = S_{44} \quad S_{ss34} = S_{45}$$
  

$$S_{ss42} = S_{53} \quad S_{ss43} = S_{54} \quad S_{ss44} = S_{55}$$
  
(F-22)

Remarque : en utilisant les conventions de [F-01], les expressions des paramètres S mixtes aux accès simples, données auparavant par (F-21), deviennent :

$$S_{ss22} = \frac{S_{33}}{\sqrt{2}} \quad S_{ss23} = \frac{S_{34}}{\sqrt{2}} \quad S_{ss24} = \frac{S_{35}}{\sqrt{2}}$$

$$S_{ss32} = \frac{S_{43}}{\sqrt{2}} \quad S_{ss33} = \frac{S_{44}}{\sqrt{2}} \quad S_{ss34} = \frac{S_{45}}{\sqrt{2}}$$

$$S_{ss42} = \frac{S_{53}}{\sqrt{2}} \quad S_{ss43} = \frac{S_{54}}{\sqrt{2}} \quad S_{ss44} = \frac{S_{55}}{\sqrt{2}}$$
(F-23)

#### II. Résultats de simulation du diviseur actif

En utilisant les expressions précédentes, nous avons obtenu les caractéristiques en mode mixte du diviseur actif du chapitre III.

#### II.1. Quadrant différentiel





II.2. Quadrant de conversion simple accès vers différentiel et simple accès vers commun



II.3. Quadrant de conversion différentiel vers simple accès et commun vers simple accès



#### II.4. Quadrant simple accès

#### Bibliographie

#### [F-01] B. STENGEL

"Mixed-Mode S-Parameter Measurements and Applications" Differential Device Characterization and Modeling – WMO ISM2002 Workshop IEEE International Microwave Conference, Seattle, 7-11 June 2002


### **RESULTATS COMPLEMENTAIRES SUR LE**

FILTRE CHANNELISE AVEC DIVISEUR ACTIF

Nous présentons dans cette annexe les paramètres S mixtes simulés du filtre channélisé à trois branches basé sur l'utilisation d'un diviseur actif. Ces résultats sont présentés pour deux types de réponses du gain différentiel : réponse à 1 et à 2 zéros de transmission. Pour chaque série de résultats, nous présentons tout d'abord les paramètres S mixtes de chacune des branches, puis les paramètres S mixtes du filtre complet.

# I. Paramètres S mixtes des 3 branches du filtre conduisant à l'apparition d'un zéro de transmission dans la réponse globale

Les paramètres S mixtes présentés ici ont été obtenus en prenant l'entrée sur l'entrée du diviseur et la sortie sur chacune des branches. Ces caractéristiques ne sont donc pas uniquement celles des cellules récursives.



#### I.1. Mode différentiel



### I.2. Conversion de mode commun vers différentiel



### I.3. Conversion de mode différentiel vers commun



### I.4. Mode commun

II. Paramètres S mixtes du filtre channélisé dans une configuration à un zéro de transmission dans la réponse



II.1. Mode différentiel



II.2. Conversion de mode commun vers différentiel



II.3. Conversion de mode différentiel vers commun



### II.4. Mode commun

## III. Paramètres S mixtes des 3 branches du filtre conduisant à l'apparition de deux zéros de transmission dans la réponse

Ces caractéristiques ont été obtenues, comme nous l'avons expliqué précédemment, en prenant l'entrée sur l'entrée du diviseur et la sortie successivement sur chaque branche du filtre.



### III.1. Mode différentiel



### III.2. Conversion de mode commun vers différentiel



### III.3. Conversion de mode différentiel vers commun



### III.4. Mode commun

## IV. Paramètres S mixtes du filtre channélisé dans une configuration à deux zéros de transmission dans la réponse







IV.2. Conversion de mode commun vers différentiel



IV.3. Conversion de mode différentiel vers commun





# **ANNEXE H**

# CALCUL DE LA MATRICE MIXTE THEORIQUE DU FILTRE CHANNELISE A 3 BRANCHES AVEC DIVISEUR ACTIF

### I. Configuration du circuit

Un schéma de principe du filtre channélisé considéré est présenté sur la Figure H-1.



Figure H-1 : Schéma-bloc du filtre channélisé avec diviseur actif

Le circuit se compose, en entrée, d'un diviseur actif à une entrée différentielle et trois sorties simple accès (bloc A), de trois branches composées chacune d'un filtre actif récursif à entrée simple accès et sortie différentielle (blocs B, C et D), et enfin d'une recombinaison passive des signaux à 3 entrées différentielles et une sortie différentielle (bloc E).

### II. Calcul de la matrice mixte du filtre

Pour simplifier le calcul, nous faisons les hypothèses suivantes pour les paramètres S standards du circuit :

- Adaptation idéale ( $S_{ii} = 0$ ),
- Symétrie parfaite aux accès différentiels ( $S_{ij} = S_{ji}$  pour les accès *i* et *j* composant l'accès différentiel),
- Unilatéralité parfaite des circuits actifs (A à D),
- Pas de pertes lors de la recombinaison dans E.

Nous obtenons ainsi les matrices S des différents blocs :

$$\begin{bmatrix} S^{A} \end{bmatrix} = \begin{bmatrix} 0 & S_{12}^{A} & 0 & 0 & 0 & 0 \\ S_{21}^{A} & S_{32}^{A} & 0 & S_{34}^{A} & S_{35}^{A} \\ S_{41}^{A} & S_{42}^{A} & S_{34}^{A} & 0 & S_{45}^{A} \\ S_{51}^{A} & S_{52}^{A} & S_{35}^{A} & S_{45}^{A} & 0 \end{bmatrix}$$
(H-01)  
$$\begin{bmatrix} S^{B} \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 0 \\ S_{21}^{B} & 0 & S_{23}^{B} \\ S_{31}^{B} & S_{23}^{B} & 0 \end{bmatrix}$$
(H-02)  
$$\begin{bmatrix} S^{C} \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 0 \\ S_{21}^{C} & 0 & S_{23}^{C} \\ S_{31}^{C} & S_{23}^{C} & 0 \end{bmatrix}$$
(H-03)  
$$\begin{bmatrix} S^{D} \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 0 \\ S_{21}^{D} & 0 & S_{23}^{D} \\ S_{31}^{D} & S_{23}^{D} & 0 \end{bmatrix}$$
(H-04)  
$$\begin{bmatrix} S^{E} \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 0 & 1 & 0 & 1 & 0 & 1 & 0 \\ 1 & 0 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 1 & 0 & 1 & 0 \\ 1 & 0 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 1 & 0 & 1 & 0 & 0 \\ 1 & 0 & 0 & 1 & 0 & 1 & 0 & 0 \end{bmatrix}$$
(H-05)

Après recombinaison des matrices (E-01) à (E-05) et passage dans l'espace des modes mixtes, on obtient une matrice S mixte de la forme :

$$\begin{bmatrix} S_{mm} \end{bmatrix} = \begin{bmatrix} Sdd_{11} & 0 & 0 & 0\\ Sdd_{21} & Sdd_{22} & Sdc_{21} & 0\\ 0 & 0 & Scc_{11} & 0\\ Scd_{21} & 0 & Scc_{21} & Scc_{22} \end{bmatrix}$$
(H-06)

Bien que plusieurs approximations soient faites pour obtenir cette matrice mixte globale, on retrouve bien en simulation une allure conforme à ces résultats et notamment sur les conversion de mode où seul le gain peut avoir une valeur non-négligeable. C'est le cas en pratique où le gain de conversion du mode commun vers différentiel est généralement supérieur à l'unité en raison de la configuration des filtres récursifs qui possèdent une entrée simple accès.

Les expressions théoriques des différents paramètres de la matrice mixte sont :

$$Sdd_{11} = -S_{12}^{A}$$
 (H-07)

$$Sdd_{21} = \frac{\left(S_{32}^{A} - S_{31}^{A}\right)\left(S_{21}^{B} - S_{31}^{B}\right)\left[1 + S_{23}^{C}S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} - S_{23}^{D}\right) + 1\right]} + \frac{\left(S_{42}^{A} - S_{41}^{A}\right)\left(S_{31}^{C} - S_{21}^{C}\right)\left[1 + S_{23}^{B}S_{23}^{D} - S_{23}^{B} - S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} - S_{23}^{D}\right) + 1\right]} + \frac{\left(S_{52}^{A} - S_{51}^{A}\right)\left(S_{31}^{D} - S_{21}^{D}\right)\left[1 + S_{23}^{B}S_{23}^{C} - S_{23}^{B} - S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} - S_{23}^{D}\right) + 1\right]}$$
(H-08)

$$Sdd_{22} = \frac{S_{23}^{B} \left(1 - S_{23}^{C} S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right) + S_{23}^{C} \left(1 - S_{23}^{B} S_{23}^{C} - S_{23}^{B} - S_{23}^{C}\right) + S_{23}^{D} \left(1 - S_{23}^{B} S_{23}^{C} - S_{23}^{B} - S_{23}^{C}\right)}{S_{23}^{B} \left(S_{23}^{C} S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right) + S_{23}^{C} \left(S_{23}^{B} S_{23}^{D} - S_{23}^{D}\right) + 1}$$
(H-09)

$$Sdc_{21} = \frac{\left(S_{32}^{A} + S_{31}^{A}\right)\left(S_{21}^{B} - S_{31}^{B}\right)\left[1 + S_{23}^{C}S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} - S_{23}^{D}\right) + 1\right]} + \frac{\left(S_{42}^{A} + S_{41}^{A}\right)\left(S_{31}^{C} - S_{21}^{C}\right)\left[1 + S_{23}^{B}S_{23}^{D} - S_{23}^{D} - S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} - S_{23}^{D}\right) + 1\right]} + \frac{\left(S_{52}^{A} + S_{51}^{A}\right)\left(S_{31}^{D} - S_{21}^{D}\right)\left[1 + S_{23}^{B}S_{23}^{C} - S_{23}^{B} - S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} - S_{23}^{C} - S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} - S_{23}^{D}\right) + 1\right]}$$
(H-10)

$$Scd_{21} = \frac{\left(S_{32}^{A} - S_{31}^{A}\right)\left(S_{21}^{B} + S_{31}^{B}\right)\left[1 + S_{23}^{C}S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} + S_{23}^{D}\right) - 1\right]} + \frac{\left(S_{42}^{A} - S_{41}^{A}\right)\left(S_{31}^{C} + S_{21}^{C}\right)\left[1 + S_{23}^{B}S_{23}^{D} + S_{23}^{B} + S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} + S_{23}^{D}\right) - 1\right]} + \frac{\left(S_{52}^{A} - S_{51}^{A}\right)\left(S_{31}^{D} + S_{21}^{D}\right)\left[1 + S_{23}^{B}S_{23}^{C} + S_{23}^{B} + S_{23}^{C}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} + S_{23}^{D}\right) - 1\right]}$$
(H-11)

$$Scc_{11} = S_{12}^{A}$$
 (H-12)

$$Scc_{21} = \frac{\left(S_{32}^{A} + S_{31}^{A}\right)\left(S_{21}^{B} + S_{31}^{B}\right)\left[1 + S_{23}^{C}S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} + S_{23}^{D}\right) - 1\right]} + \frac{\left(S_{42}^{A} + S_{41}^{A}\right)\left(S_{31}^{C} + S_{21}^{C}\right)\left[1 + S_{23}^{B}S_{23}^{D} + S_{23}^{D} + S_{23}^{D}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} + S_{23}^{D}\right) - 1\right]} + \frac{\left(S_{52}^{A} + S_{51}^{A}\right)\left(S_{31}^{D} + S_{21}^{D}\right)\left[1 + S_{23}^{B}S_{23}^{C} + S_{23}^{B} + S_{23}^{C}\right]}{2\left[S_{23}^{B}\left(S_{23}^{C}S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right) + S_{23}^{C}\left(S_{23}^{B}S_{23}^{D} + S_{23}^{D}\right) - 1\right]}$$
(H13)

$$Scc_{22} = \frac{S_{23}^{B} \left(1 - S_{23}^{C} S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right) + S_{23}^{C} \left(1 - S_{23}^{B} S_{23}^{C} + S_{23}^{B} + S_{23}^{C}\right) + S_{23}^{D} \left(1 - S_{23}^{B} S_{23}^{C} + S_{23}^{B} + S_{23}^{C}\right)}{S_{23}^{B} \left(S_{23}^{C} S_{23}^{D} + S_{23}^{C} + S_{23}^{D}\right) + S_{23}^{C} \left(S_{23}^{B} S_{23}^{D} + S_{23}^{D}\right) - 1}$$
(H-14)

# **ANNEXE I**

## **RESULTATS COMPLEMENTAIRES SUR LE**

## FILTRE CHANNELISE SANS DIVISEUR

Nous présentons dans cette annexe les paramètres S mixtes simulés du filtre channélisé à trois branches différentiel, évitant ainsi l'utilisation d'un diviseur actif. Ces résultats sont présentés pour deux types de réponses du gain différentiel : réponse à 1 et à 2 zéros de transmission. Pour chaque série de résultats, nous présentons d'une part les paramètres S mixtes des filtres de chacune des branches et d'autre part les paramètres S mixtes du filtre complet.

Remarque : dans cette annexe, les paramètres S mixtes des différentes branches ont été obtenus en travaillant avec des résistances de source et de charge égales à 150  $\Omega$  (voir Figure I-1).



Figure I-1 : Configuration de test des branches du filtre channélisé

Les caractéristiques du filtre complet ont, pour leur part, été obtenues avec des impédances standard de 50  $\Omega$ , configuration utilisée classiquement pour réaliser de telles simulations (voir Figure I-2).



Figure I-2 : Configuration de test du filtre channélisé complet

I. Paramètres S mixtes des 3 voies du filtre dans une configuration conduisant à l'apparition d'un zéro de transmission dans la réponse

I.1. Mode différentiel





### I.2. Conversion de mode commun vers différentiel



### I.3. Conversion de mode différentiel vers commun



### I.4. Mode commun

# II. Paramètres S mixtes du filtre channélisé avec une réponse à un zéro de transmission







### II.2. Conversion de mode commun vers différentiel



### II.3. Conversion de mode différentiel vers commun





III. Paramètres S mixtes des 3 voies du filtre dans une configuration conduisant à l'apparition de deux zéros de transmission dans la réponse

III.1. Mode différentiel




# III.2. Conversion de mode commun vers différentiel



III.3. Conversion de mode différentiel vers commun



# III.4. Mode commun

# IV. Paramètres S mixtes du filtre channélisé avec une réponse à deux zéros de transmission



IV.1. Mode différentiel



# IV.2. Conversion de mode commun vers différentiel



# IV.3. Conversion de mode différentiel vers commun



# IV.4. Mode commun



# CALCUL DE LA MATRICE MIXTE THEORIQUE DU FILTRE CHANNELISE A 3 BRANCHES SANS DIVISEUR ACTIF

# I. Configuration du circuit

Un schéma de principe du filtre channélisé considéré est présenté sur la Figure J-1.



Figure J-1 : Schéma-bloc du filtre channélisé sans diviseur actif

Le circuit se compose de trois branches composées chacune d'un filtre actif récursif à entrée et sortie différentielles (blocs B, C et D), ainsi que d'un système de division / recombinaison passive des signaux (bloc A).

# II. Calcul de la matrice mixte du filtre

Pour simplifier le calcul, nous prenons les hypothèses suivantes sur les paramètres S classiques des circuits :

- Adaptation idéale ( $S_{ii} = 0$ ),
- Symétrie parfaite aux accès différentiels (S<sub>ij</sub> = S<sub>ji</sub> pour les accès i et j composant l'accès différentiel),
- Unilatéralité parfaite des circuits actifs (B à D),
- Idéalité du gain des filtres récursifs (pas de gain sur les conversion de mode, ni en mode commun),
- Pas de pertes lors de la division et la recombinaison dans A.

Nous obtenons ainsi les matrices S des différents blocs :

Après recombinaison des matrices (J-01) à (J-04) et passage dans l'espace des modes mixtes, on obtient une matrice S mixte de la forme :

$$\begin{bmatrix} S_{mm} \end{bmatrix} = \begin{bmatrix} Sdd_{11} & 0 & 0 & 0 \\ Sdd_{21} & Sdd_{22} & 0 & 0 \\ 0 & 0 & Scc_{11} & 0 \\ 0 & 0 & 0 & Scc_{22} \end{bmatrix}$$
(J-05)

Comme pour le calcul présenté en annexe H, afin de simplifier l'expression globale de la matrice mixte du filtre complet, nous avons fait plusieurs approximations dans l'expression de la matrice S des filtres récursifs. Cependant, au vu des résultats présentés au chapitre II et en annexe C, ces approximations semblent justifiées puisqu'on peut considérer que ces filtres possèdent des quadrants DC, CD et CC quasi-nuls, et que sur le quadrant DD seul le paramètre  $S_{dd21}$  est non-nul.

Il apparaît alors que, théoriquement, la structure globale doit, elle aussi, avoir des quadrants DC et CD nuls, de même que le gain en mode commun. Ceci est confirmé par les simulations présentés dans la seconde partie du chapitre III et en annexe I.

Les expressions théoriques des différents paramètres de la matrice mixte (J-05) sont :

$$Sdd_{11} = -\frac{3S_{21}^{B}S_{21}^{C}S_{21}^{D} - 2\left(S_{21}^{B}S_{21}^{C} + S_{21}^{B}S_{21}^{D} + S_{21}^{C}S_{21}^{D}\right) + S_{21}^{B} + S_{21}^{C} + S_{21}^{D}}{2S_{21}^{B}S_{21}^{C}S_{21}^{D} - \left(S_{21}^{B}S_{21}^{C} + S_{21}^{B}S_{21}^{D} + S_{21}^{C}S_{21}^{D}\right) + 1}$$
(J-06)

$$Sdd_{21} = -\frac{S_{42}^{B} \left[ S_{21}^{C}S_{43}^{C}S_{21}^{D}S_{43}^{D} - \left(S_{21}^{C}S_{43}^{C}S_{21}^{D} + S_{21}^{C}S_{43}^{D}S_{43}^{D} + S_{21}^{C}S_{21}^{D}S_{43}^{D} + S_{43}^{C}S_{21}^{D}S_{43}^{D} \right) \\ + \left(S_{21}^{C}S_{43}^{D} + S_{21}^{C}S_{21}^{D} + S_{21}^{C}S_{21}^{D} + S_{21}^{C}S_{21}^{D} + S_{43}^{C}S_{21}^{D} + S_{43}^{C}S_{43}^{D} \right) - \left(S_{21}^{C} + S_{43}^{C} + S_{21}^{D} + S_{43}^{D} \right) + 1 \right] \\ \left[ 2S_{21}^{B}S_{21}^{C}S_{21}^{D} - \left(S_{21}^{B}S_{21}^{C} + S_{21}^{B}S_{21}^{D} + S_{21}^{C}S_{21}^{D} \right) + 1 \right] \left[ 2S_{43}^{B}S_{43}^{C}S_{43}^{D} - \left(S_{43}^{B}S_{43}^{C} + S_{43}^{B}S_{43}^{D} +$$

$$Sdd_{22} = -\frac{3S_{43}^{B}S_{43}^{C}S_{43}^{D} - 2\left(S_{43}^{B}S_{43}^{C} + S_{43}^{B}S_{43}^{D} + S_{43}^{C}S_{43}^{D}\right) + S_{43}^{B} + S_{43}^{C} + S_{43}^{D}}{2S_{43}^{B}S_{43}^{C}S_{43}^{D} - \left(S_{43}^{B}S_{43}^{C} + S_{43}^{B}S_{43}^{D} + S_{43}^{C}S_{43}^{D}\right) + 1}$$
(J-08)

$$Scc_{11} = -\frac{3S_{21}^{B}S_{21}^{C}S_{21}^{D} + 2\left(S_{21}^{B}S_{21}^{C} + S_{21}^{B}S_{21}^{D} + S_{21}^{C}S_{21}^{D}\right) + S_{21}^{B} + S_{21}^{C} + S_{21}^{D}}{2S_{21}^{B}S_{21}^{C}S_{21}^{D} + \left(S_{21}^{B}S_{21}^{C} + S_{21}^{B}S_{21}^{D} + S_{21}^{C}S_{21}^{D}\right) - 1}$$
(J-09)

$$Scc_{22} = -\frac{3S_{43}^{B}S_{43}^{C}S_{43}^{D} + 2\left(S_{43}^{B}S_{43}^{C} + S_{43}^{B}S_{43}^{D} + S_{43}^{C}S_{43}^{D}\right) + S_{43}^{B} + S_{43}^{C} + S_{43}^{D}}{2S_{43}^{B}S_{43}^{C}S_{43}^{D} + \left(S_{43}^{B}S_{43}^{C} + S_{43}^{B}S_{43}^{D} + S_{43}^{C}S_{43}^{D}\right) - 1}$$
(J-10)

# **BIBLIOGRAPHIE**

# PERSONNELLE

### I. Publications

# [1] S. DARFEUILLE, Z. SASSI, B. BARELAUD, B. JARRY, H. MARIE, A. DE LA TORRE, P. GAMAND

"2 GHz 2.7 V Active Bandpass Filters on Silicon" International Workshop on Microwave Filters, CNES, 13-15 septembre 2004, Toulouse

# [2] S. DARFEUILLE, B. BARELAUD, L. BILLONNET, B. JARRY, H. MARIE, A. DE LA TORRE, N.T. LUAN LE, P. GAMAND

"A differential-based single-ended 2GHz 2.7V first-order recursive filter on silicon" 12th European Gallium Arsenideand other Compound Semiconductors Application Symposium, Oct. 2004, Amsterdam

#### [3] S. DARFEUILLE, B. BARELAUD, L. BILLONNET, B. JARRY

"Conception d'inductances intégrées sur Silicium pour une utilisation dans des circuits radiofréquences" 8èmes Journées Pédagogiques du CNFM, 1-3 décembre 2004, Saint Malo

# [4] S. DARFEUILLE, Z. SASSI, B. BARELAUD, L. BILLONNET, B. JARRY, H. MARIE, N.T. LUAN LE, P. GAMAND "A fully differential 2 CUs Typeble Decuming Dandress Eiter on Silicon".

"A fully-differential 2 GHz Tunable Recursive Bandpass Filter on Silicon" German Microwave Conference (GeMIC), 5-7 Apr 2005, Ulm

# [5] Z. SASSI, S. DARFEUILLE, B. BARELAUD, L. BILLONNET, B. JARRY, H. MARIE, N.T. LUAN LE, P. GAMAND "2 GHz Tunable Integrated Differential Active Bandpass Filter on Silicon" *German Microwave Conference (GeMIC)*, 5-7 Apr 2005, Ulm

### [6] S. DARFEUILLE, B. BARELAUD, L. BILLONNET, B. JARRY, H. MARIE, P. GAMAND

"Nouvelle topologie de filtre récursif différentiel passe-bande sur silicium accordable autour de 2 GHz"

8èmes Journées Nationales du Réseau Doctoral de Microélectronique, 10-12 mai 2005, Paris

# [7] S. DARFEUILLE, B. BARELAUD, L. BILLONNET, B. JARRY, H. MARIE, N.T. LUAN LE, P. GAMAND

"Filtre récursif différentiel passe-bande à 2GHz sur Silicium accordable en fréquence centrale et facteur de qualité"

14èmes Journées nationales Microondes, 11-13 mai 2005, Nantes

# [8] Z. SASSI, S. DARFEUILLE, B. BARELAUD, L. BILLONNET, B. JARRY, N.T. LUAN LE, P. GAMAND

"Integrated differential 2GHz 2.7V low-noise active bandpass filters on silicon" *RFIC 2005, 12-14 June 2005, Long Beach* 

### [9] S. DARFEUILLE, R. GOMEZ-GARCIA, B. BARELAUD, L. BILLONNET, B. JARRY, H. MARIE, P. GAMAND

"A Novel 2-GHz Tunable Differential Three-Branch Channelized Bandpass Filter Integrated on Silicon"

German Microwave Conference (GeMIC), 28-30 March 2006, Karlsruhe

# [10] S. DARFEUILLE, R. GOMEZ-GARCIA, B. BARELAUD, L. BILLONNET, B. JARRY, P. GAMAND

"Topologie originale de filtre channélisé passe-bande reconfigurable intégré en technologie BiCMOS Silicium"

9èmes Journées Nationales du Réseau Doctoral de Microélectronique, 10-12 mai 2006, Rennes

[11] J. LINTIGNAT, S. DARFEUILLE, B. BARELAUD, L. BILLONNET, B. JARRY
 "Utilisation des formalismes des modes mixtes et des ondes de bruit pour l'extraction du facteur de bruit réel des circuits différentiels microondes"
 9èmes Journées Nationales du Réseau Doctoral de Microélectronique, 10-12 mai 2006, Rennes

# [12] S. DARFEUILLE, R. GOMEZ-GARCIA, Z. SASSI, B. BARELAUD, L. BILLONNET, B. JARRY, H. MARIE, P. GAMAND

"Silicon-Integrated 2-GHz Fully-Differential Recursive Filter for MMIC 3-Branch Channlized Bandpass Filter Design"

IEEE MTT-S International Microwave Symposium, 11-16 June 2006, San Francisco

# II. Publications soumises :

# [13] S. DARFEUILLE, J. LINTIGNAT, Z. SASSI, B. BARELAUD, L. BILLONNET, B. JARRY, H. MARIE, P. GAMAND

"Novel Differential Analysis Procedures for Differential-based Filters on Silicon" International Journal of RF and Microwave Computer-Aided Engineering, Special Issue on Microwave Filters

# CONCEPTION DE FILTRES ACTIFS ANALOGIQUES RADIOFREQUENCES RECURSIFS ET CHANNELISES EN TECHNOLOGIE MONOLITHIQUE BICMOS SILICIUM

**<u>Résumé</u>**: Le thème principal de ce travail est la conception de topologies originales de filtres actifs radiofréquences en technologie BiCMOS Silicium.

Dans une première partie, nous dressons un état de l'art des différentes technologies intégrées. Dans une seconde partie, nous abordons la conception de deux filtres actifs reposant sur le principe des filtres récursifs. Le premier circuit, non-accordable, fait appel à une méthode originale basée sur l'utilisation d'un amplificateur différentiel pour réaliser la combinaison des signaux. Le second circuit, basé sur une approche cellulaire des filtres récursifs, est accordable indépendamment en termes de gain, bande passante et fréquence centrale.

Dans une troisième partie, nous proposons deux solutions originales pour la réalisation de filtres channélisés intégrés reconfigurables. Ceux-ci permettent d'atteindre, à partir de filtre d'ordre peu élevé, d'excellentes performances en terme de sélectivité grâce à la génération de zéros de transmission.

Mots clé : filtres actifs, filtres récursifs, filtres channélisés, circuits différentiels, diviseur de puissance actif, MMIC, technologie BiCMOS Silicium, modes mixtes.

# DESIGN OF RECURSIVE AND CHANNELIZED RADIOFREQUENCY ANALOGUE ACTIVE FILTERS IN SILICON BICMOS MONOLITHIC TECHNOLOGY

<u>Abstract</u>: The main topic of this work is the design of original radiofrequency active filter topologies in Silicon BiCMOS technology.

In a first part, the state of the art of the different existing integrated technologies is described.

In a second part, we present the design of the two active filters based on recursive principles. The first circuit, non-tunable, uses a differential amplifier in order to achieve signal summation. The second circuit, based on a cellular approach of recursive filters, can be tuned independently in terms of gain, bandwidth and central frequency.

In a third part, we propose two original solutions for the realisation of integrated reconfigurable channelized filters. With such topologies, and using low-order filters, excellent performances can be achieved in terms of selectivity thanks to the generation of transmission zeros.