

UNIVERSITE DE LIMOGES
ECOLE DOCTORALE SCIENCES - TECHNOLOGIE – SANTE
FACULTE DES SCIENCES ET TECHNIQUES

Institut de Recherche en Communications Optiques et Microondes
UMR 6615

Thèse n° 55-2005

Thèse

pour obtenir le grade de

DOCTEUR DE L'UNIVERSITE DE LIMOGES

Discipline : Electronique des Hautes Fréquences et Optoélectronique

Spécialité : "Communications Optiques et Microondes"

Présentée et soutenue par

Christophe CHARBONNIAUD

Le 20 octobre 2005

*Caractérisation et modélisation électrothermique non linéaire
de transistors à effet de champ GaN pour l'amplification
de puissance micro-onde*

Directeurs de thèse : Jean-Pierre TEYSSIER et Raymond QUERE

Jury :

Michel CAMPOVECCHIO	Professeur à l'Université de Limoges	Président
Christophe GACQUIERE	Professeur à l'Université de Lille 1	Rapporteur
Nathalie LABAT	Professeur à l'Université de Bordeaux 1	Rapporteur
Jean-Michel DUMAS	Professeur à l'Université de Limoges	Examineur
Luc LAPIERRE	Ingénieur au CNES à Toulouse	Examineur
Stéphane PIOTROWICZ	Ingénieur à Alcatel-Thalès III-V Lab à Marcoussis	Examineur
Raymond QUÉRÉ	Professeur à l'Université de Limoges	Examineur
Jean-Pierre TEYSSIER	Maître de Conférences à l'Université de Limoges	Examineur

A ma femme et ma fille,

et à tous ceux qui m'ont porté et supporté

Remerciements

Les travaux de recherche présentés dans ce manuscrit ont été effectués au sein de l'équipe "Circuits et sous-ensembles électroniques non-linéaires haute fréquence" de l'Institut de Recherche en Communications Optiques et Microondes (I.R.C.O.M.), unité mixte de recherche du CNRS. Je remercie Messieurs P. GUILLON et A. BARTHELEMY pour m'avoir accueilli successivement dans ce laboratoire de recherche.

Je remercie particulièrement Monsieur le Professeur R. QUÉRÉ pour m'avoir donné la chance de travailler au sein de son équipe.

J'exprime toute ma gratitude à Madame N. LABAT, Professeur à l'Université Bordeaux I, et Monsieur C. GAQUIERE, Professeur de l'Université de Lille I, pour avoir accepté de juger ce travail en qualité de rapporteurs.

Je témoigne toute ma reconnaissance à Monsieur L. LAPIERRE (Ingénieur au CNES), Monsieur S. PIOTROWICZ (Ingénieur à Thalès T.R.T.), et à Monsieur J.M. DUMAS (Professeur à l'Université de Limoges) d'avoir accepté d'examiner ce mémoire et de participer à ce jury.

J'adresse mes très sincères remerciements à Monsieur M. CAMPOVECCHIO (Professeur à l'Université de Limoges) pour avoir lui aussi accepté d'examiner ce mémoire et de participer à ce jury de thèse.

J'adresse également mes plus sincères remerciements à Monsieur J.P. TEYSSIER (Maître de Conférence à l'Université de Limoges), et à Monsieur R. QUÉRÉ (Professeur à l'Université de Limoges) pour m'avoir permis de passer cette thèse dans des conditions de travail et d'encadrement idéales. Je tiens également à les remercier sur le plan humain pour leur enthousiasme, leur disponibilité, ... Vraiment merci pour tout.

Je souhaite également exprimer mes remerciements à l'ensemble de mes camarades thésards et plus particulièrement à mes compagnons du banc de mesures. Qu'ils sachent qu'ils font le plus beau métier du monde et qu'une journée réussie se quantifie au nombre de transistors

flingués. Par conséquent je souhaite des jours heureux à Olivier, Fabien, et Antonio. Je tiens à vous dire un grand merci pour tout ce que vous avez fait et surtout de m'avoir supporté.

Je tiens également à faire part de ma gratitude à Hélène et à Marie Claude pour leur gentillesse et leur professionnalisme.

J'adresse mes sincères remerciements à toute l'équipe de Limoges et de Brive ainsi qu' à tout le personnel de l'IUT GEII de Brive pour l'aide et l'ambiance qu'ils ont su apporter.

Enfin, je tiens également à remercier mes deux compagnons de fortune, Tony et Stéph, de la future célèbre compagnie « AMCAD Engineering » pour avoir continué à faire tourner la boîte durant la rédaction de cette thèse et de ne pas s'être barrés avec la caisse, bien qu'ils soient quand même partis en vacances.

Table des matières

Introduction générale.....	1
Chapitre 1 : Les transistors de puissance micro-ondes	5
I. Introduction	7
II. Evaluation des différentes filières des transistors de puissance micro-ondes	8
II.A. Paramètres physiques des semi-conducteurs	8
A.1. Bande interdite (gap).....	9
A.2. Champ de claquage	11
A.3. Densité de porteurs intrinsèques	12
A.4. Mobilité des porteurs, vitesse des porteurs	13
A.5. Conductivité électrique, résistivité, conductivité thermique	17
A.6. Résistance carrée, R_{on}	19
A.7. Synthèse	22
II.B. Figures de mérites.....	23
II.C. Critères de performance électrique d'un transistor.....	24
C.1. Fonctionnement petit signal	25
C.2. Fonctionnement grand signal	29
III. Etat de l'art des transistors de puissance.....	32
III.A. Les transistors bipolaires à hétérojonction	32
A.1. Les transistors HBTs à base de Si et SiGe	34
A.2. Les transistors HBTs à base de InP	34
A.3. Les transistors HBTs à base de GaAs	35
A.4. Les transistors HBTs à base de matériaux grand gap.....	36
I.B. Les transistors à effet de champ	36
B.1. Les transistors MOSFETs et LDMOS	36
A.2. Les transistors MESFETs SiC.....	38
A.3. Les transistors HEMTs GaN	42
A.4. Les transistors PHEMTs GaAs	47
IV. Conclusion.....	48
Bibliographie	49
Chapitre 2 : Caractérisation des effets dispersifs de la température et des pièges dans les transistors à effet de champ	55

I.	Introduction	57
II.	Principe de fonctionnement des transistors HEMTs	58
II.A.	Le transistor HEMT AlGaAs/GaAs	58
I.B.	Le transistor HEMT AlGaN/GaN.....	62
III.	Banc de mesures en mode impulsionnel	65
III.A.	Banc de mesures I(V) en régime impulsionnel	67
A.1.	Principe.....	67
A.2.	Matériels utilisés	68
III.B.	Banc de mesures I(V) et paramètres [S] en régime impulsionnel.....	70
B.1.	Principe.....	70
B.2.	Matériels utilisés	71
III.C.	Conclusion.....	74
IV.	Les effets thermiques dans les transistors HEMTs GaN.....	75
IV.A.	Introduction	75
IV.B.	Influence de la température sur les performances électriques d'un transistor HEMT 8x125µm AlGaN/GaN sur substrat SiC.....	76
B.1.	Influence de la température sur l'excursion en courant et sur la transconductance.	76
B.2.	Influence de la température sur la fréquence de transition et sur la fréquence maximale d'oscillation.	81
IV.C.	Mesures électriques de la résistance thermique	87
C.1.	Définition de la résistance thermique.....	87
C.2.	Méthode du courant de grille	88
C.3.	Méthode du courant de drain.....	90
C.4.	Synthèse	92
IV.D.	Mesure électrique des constantes de temps thermiques	94
IV.E.	Modèle thermique multi-cellules	98
V.	Les effets de pièges dans les transistors HEMTs GaN et PHEMTs GaAs	101
V.A.	Le phénomène de « gate-lag »	101
A.1.	Mise en évidence du comportement transitoire du courant de drain.....	101
A.2.	Influence de la tension de polarisation V_{gs0} sur les effets des pièges	103
A.3.	Influence positive de la passivation sur les caractéristiques I(V) de sortie.....	105
V.B.	Le phénomène de « drain-lag ».....	106

B.1. Mise en évidence du comportement transitoire du courant de drain.....	106
B.2. Influence de la tension de polarisation V_{ds0} sur les effets des pièges	108
V.C. L'effet « kink »	112
C.1. introduction	112
C.2. L'effet kink en régime de saturation	115
C.3. L'effet kink en régime de fonctionnement quasi-bloqué	129
VI. Conclusion.....	131
Bibliographie.....	133
Chapitre 3 : Modélisation électrothermique non-linéaire d'un transistor HEMT AlGaIn/GaN :	
validation par des mesures grand signal.....	137
I. Introduction	139
II. Modélisation électrothermique non-linéaire du transistor HEMT AlGaIn/GaN 8x125	
QQ0104C	140
II.A. Contexte.....	140
II.B. Modèle électrique petit signal.....	141
B.1. Topologie du modèle petit signal	142
B.2. Extraction des éléments extrinsèques et intrinsèques	145
A.3. Application au transistor 8x125 QQ0104C.....	147
I.C. Modèle non-linéaire convectif.....	150
C.1. topologie du modèle	150
C.2. la source de courant I_{ds}	151
C.3. Le générateur d'avalanche I_{BDG}	151
C.4. Les diodes d'entrées I_{GD} et I_{GS}	152
C.5. Application au transistor 8x125 QQ0104C.....	152
I.D. Modèle non-linéaire convectif électrothermique.....	154
I.E. Extraction et modèle des capacités C_{gs} et C_{gd}	156
E.1. Méthode d'extraction des capacités C_{gs} et C_{gd}	156
E.2. Modèle des capacités C_{gs} et C_{gd}	157
I.F. Présentation du modèle non-linéaire électrothermique	159
III. Validation du modèle	160
III.A. Validation du modèle grâce aux mesures $I(V)$ et paramètres $[S]$ en régime	
impulsionnel.....	160
A.1. En régime petit signal.....	160

A.2. En mode impulsionnel et continu.....	161
III.B. Validation du modèle en régime grand signal.....	163
B.1. Mesures load-pull.....	163
B.2. Mesures LSNA.....	166
IV. Quelques simulations complémentaires.....	176
IV.A. Simulation load-pull en régime impulsionnel.....	176
IV.B. Evaluation de la robustesse du modèle.....	178
V. Conclusion.....	180
Bibliographie.....	181
Conclusion générale et perspectives.....	183
Liste des publications relatives à ce travail.....	189

Liste des figures

Figure 1 : évolution du nombre de publications par an [1] pour les filières GaAs et GaN...	7
Figure 2 : diagrammes de bandes d'énergie des différents types d'éléments	9
Figure 3 : valeur de la bande interdite du Si, Ge, et de l'AsGas en fonction de la température [6].....	10
Figure 4 : champ de claquage en fonction de la largeur de gap pour différents matériaux (Si, GaAs, 4H-SiC, GaN, Diamant) d'après Tableau 1	11
Figure 5 : concentration intrinsèque des porteurs pour différents semi-conducteurs en fonction de la température [7].....	13
Figure 6 : variation de la mobilité des électrons et des trous du Silicium en fonction de la concentrations en impuretés [8].....	13
Figure 7 : variation de la mobilité des électrons en fonction de la température pour différentes concentrations d'aluminium (x_{Al}) dans une couche d' $Al_xGa_{1-x}N$ [9]	14
Figure 8 : variation de la vitesse de dérive des électrons pour différents matériaux (Si, III-V, grand gap) en fonction du champ électrique [10]	15
Figure 9 : vitesse de dérive des porteurs dans les semi-conducteurs GaN et GaAs en fonction du champ électrique pour différentes températures [11]	16
Figure 10 : forme du canal du transistor considéré pour la définition de R	19
Figure 11 : structure simplifiée d'un transistor HEMT	20
Figure 12 : : transistor HEMT GaN sur substrat silicium de 0.1mm de développement de grille	21
Figure 13 : influence des paramètres technologiques sur les performances en puissance aux fréquences micro-ondes [12].....	22
Figure 14 : quadripôle associé à sa matrice [S].....	25
Figure 15 : gain en courant en fonction de la fréquence d'un HEMT GaN sur substrat silicium de 0.1mm de développement de grille pour $V_{ds}=24$ V et $I_d=255$ mA.....	26
Figure 16 : modèle petit signal simplifié d'un transistor HEMT	26
Figure 17 : gain maximum disponible en fonction de la fréquence d'un HEMT GaN sur substrat silicium de 0.1mm de développement de grille pour $V_{ds}=24$ V et $I_d=255$ mA.....	28
Figure 18 : synoptique d'un amplificateur en grand signal	29
Figure 19 : maximisation de la puissance de sortie	31
Figure 20 : vue en coupe d'un transistor bipolaire à hétérojonction	32

Figure 21 : diagramme de bande d'un transistor bipolaire à hétérojonction en conditions normales de fonctionnement	33
Figure 22 : vue en coupe d'un transistor MOSFET.....	37
Figure 23 : vue en coupe d'un transistor LDMOS	37
Figure 24 : structure d'un MESFET sur 4H-SiC.....	39
Figure 25 : puissance de sortie et rendement en puissance ajoutée pour un MESFET SiC (0.25 mm), polarisé à $V_{ds} = 60$ V, à la fréquence de 3.5 GHz.....	40
Figure 26 : mesures grand signal d'un transistor MESFET SiC de 4.8mm de développement de grille en condition pulsée (durée de pulse=200 μ s, rapport cyclique= 10 %) @ 3GHz.....	41
Figure 27 : mesures grand signal CW du même transistor MESFET SiC de 4.8mm de développement de grille @ 3GHz.....	41
Figure 28 : structure d'un transistor HEMT GaN sur substrat saphir	42
Figure 29 : structure d'un transistor HEMT GaN avec field-plate.....	44
Figure 30 : courant maximum de sortie et tension d'avalanche drain source obtenus pour un transistor HEMT GaN conventionnel et pour un transistor avec field plate en fonction de la distance grille drain	44
Figure 31 : structure d'un transistor HEMT GaN à double field plate.....	45
Figure 32 : évolution de la fréquence de transition et de la fréquence d'oscillation maximale en fonction de la longueur du field plate de grille.....	46
Figure 33 : principaux résultats obtenus en terme de puissance et de fréquence à partir de transistors HEMTs GaN.....	46
Figure 34 : Structure d'un transistor PHEMT GaAs associée à son diagramme de bande de conduction en conditions normales de fonctionnement.....	47
Figure 35 : Diagramme de bandes d'énergie de deux matériaux de gap différents (AlGaAs et GaAs)	59
Figure 36 : Diagramme de bandes d'une hétéro-jonction	60
Figure 37 : influence de la tension de grille sur la bande d'énergie de conduction	61
Figure 38 : bande de conduction de l'hétéro-structure AlGaAs/GaN.....	63
Figure 39 : vue en coupe d'un transistor HEMT AlGaAs/GaN.....	64

Figure 40 : influence de la polarisation sur le courant de sortie d'un transistor HEMT 8x125µm AlGaN/GaN sur substrat SiC pour une même température de socle (22°C) ; courbe rouge ⇒ polarisation continue, courbe verte ⇒ polarisation pulsée	66
Figure 41 : influence de la polarisation de repos sur le courant de sortie d'un transistor HEMT 8x125µm AlGaN/GaN sur substrat SiC pour une même puissance dissipée (=0 W) et pour une même température de socle (22°C) ; courbe rouge ⇒ $V_{gs0} = -8$ V et $V_{ds0} = 0$ V, courbe verte ⇒ $V_{gs0} = V_{ds0} = 0$ V	66
Figure 42 : principe des mesures I(V) en mode impulsionnel.....	68
Figure 43 : banc de mesures I(V) en mode impulsionnel.....	70
Figure 44 : principe des mesures I(V) et paramètres [S] en régime impulsionnel	71
Figure 45 : banc de mesures I(V) et paramètres [S] en mode impulsionnel	72
Figure 46 : influence de la polarisation sur le courant de sortie du transistor HEMT 8x125µm pour une même température de socle (22°C) ; courbe rouge ⇒ polarisation continue, courbe verte ⇒ polarisation pulsée	77
Figure 47 : influence de la température de socle sur les paramètres statiques du transistor HEMT 8x125µm pour une même polarisation de repos ($V_{gs0}=V_{ds0}=0V$) : courbe rouge ⇒ $T_{chuck}=100$ C, courbe verte ⇒ $T_{chuck}=22$ C	80
Figure 48 : Température du point le plus chaud (milieu du canal),pour chaque doigt, au cours de la première microseconde avec une température de socle de 0°C pour un transistor HEMTs AlGaN/GaN 8x100 0.25 p35 sur substrat SiC	81
Figure 49 : positionnement et durée de l'impulsion RF dans l'impulsion DC.....	82
Figure 50 : influence de la température sur la fréquence de transition et sur le gain en courant.....	84
Figure 51 : influence de la température sur la fréquence maximale d'oscillation et sur le gain maximum disponible.....	86
Figure 52 : mesure du courant de grille en fonction de la température de socle pour $P_{diss} = 0$ W.....	89
Figure 53 : mesure du courant de grille en fonction de la puissance dissipée pour une même température de socle (22°C).....	90
Figure 54 : détermination de la résistance thermique grâce à la mesure du courant de drain	92

Figure 55 : influence de la polarisation de grille sur la valeur du courant de grille pour une même puissance dissipée nulle	93
Figure 56 : évolution de la température au cours du temps pour différentes densités de puissance (température du point le plus chaud du canal, doigt central)	94
Figure 57 : évolution du courant de sortie pour un pulse long (auto-échauffement) en fonction de l'impédance d'entrée de générateur	95
Figure 58 : évolution du courant dans un pulse de 1 ms	96
Figure 59 : comparaison mesure/modèle de l'évolution du courant de drain dans un pulse de 1 ms	98
Figure 60 : comparaison modèle thermique électrique/Ansys de l'évolution de la température au cours du temps pour une puissance de 5W avec une température de référence à 0°C.....	100
Figure 61 : comportement transitoire du courant de drain suite à une impulsion appliquée sur la grille	102
Figure 62 : méthode de caractérisation pour la mise en évidence des effets de gate-lag ..	104
Figure 63 : influence de la tension de grille sur un transistor HEMT AlGaIn/GaN 8x50µm non passivé, avec une puissance dissipée nulle	104
Figure 64 : influence positive de la passivation sur le courant de drain.....	106
Figure 65 : comportement transitoire du courant de drain suite à une impulsion appliquée sur le drain.....	108
Figure 66 : méthode de caractérisation pour la mise en évidence des effets de drain-lag.	109
Figure 67 : évolution du nombre de pièges ionisés en fonction du temps pour une polarisation pulsée de drain.....	109
Figure 68 : influence de la tension de drain sur un transistor HEMT AlGaIn/GaN 2x50µm , avec une puissance dissipée nulle	110
Figure 69 : méthode d'acquisition des mesures pulsées.....	112
Figure 70 : mise en évidence de l'effet kink :a) HEMT GaN 8x125, b) PHEMT GaAs 4x75	114
Figure 71 : influence de la quantité de pièges ionisés sur l'effet kink	116
Figure 72 : explication de l'effet kink : étape 1	118
Figure 73 : explication de l'effet kink : étape 2.....	120
Figure 74 : explication de l'effet kink : étape 3.....	122
Figure 75 : explication du phénomène de « retour arrière » de la tension de drain	123

Figure 76 : mise en évidence d'hystérésis dû au phénomène de kink.....	124
Figure 77 : influence de la température sur l'effet kink	127
Figure 78 :taux d'ionisation en fonction du champ appliqué pour plusieurs température [3]	128
Figure 79 : influence des pièges sur l'effet kink en régime quasi-bloqué.....	129
Figure 80 : influence de la température sur l'effet kink en régime quasi-bloqué.....	130
Figure 81 : influence des effets des pièges et de la température due à la polarisation sur le courant de drain.....	140
Figure 82 : 8x125 0.25 p35 QQ0104C	141
Figure 83 : Origine physique du schéma équivalent du FET	142
Figure 84 : topologie du schéma équivalent petit signal	144
Figure 85 : modèle différentiel valide jusqu'à la zone de conduction	144
Figure 86 : détermination de la matrice admittance intrinsèque du transistor.....	145
Figure 87 : comparaison mesure-modèle petit signal du transistor 8x125 QQ0104C pour le point de polarisation instantanée $V_{gsi} = -6V$, $V_{dsi} = 22.8V$	148
Figure 88 : variation des capacités C_{gs} et C_{gd} , de la transconductance G_m et de la conductance de sortie G_d en fonction des tensions de polarisations instantanées.....	149
Figure 89 : modèle non-linéaire convectif.....	150
Figure 90 : comparaison mesures-modèle du courant de sortie et du courant d'entrée en fonction de la tension V_{ds}	153
Figure 91 : modèle non-linéaire convectif avec résistance de fuite de grille	153
Figure 92 : comparaison mesures-modèle du courant de sortie en fonction de la tension V_{ds} pour une même polarisation de repos ($V_{gs0} = -6.5V$, $V_{ds0} = 25.6V$) à deux températures de socle différentes	155
Figure 93 : Cycle de charge choisi dans le réseau $I(V)$ pour représenter un fonctionnement en puissance du transistor. L'extraction des valeurs des deux capacités non-linéaires C_{GS} et C_{GD} est seulement faite le long du cycle de charge représenté	156
Figure 94 : Valeurs de la capacité C_{gs} extraites sur l'ensemble du réseau $I(V)$ et suivant les valeurs obtenues le long du cycle de charge	157
Figure 95 : Valeurs de la capacité C_{gd} extraites sur l'ensemble du réseau $I(V)$ et suivant les valeurs obtenues le long du cycle de charge	157
Figure 96 : comparaison mesures-modèle des capacités C_{gs} (a) et C_{gd} (b) extraites le long du cycle de charge.....	158

Figure 97 : modèle non-linéaire électrothermique complet du transistor HEMT 8x125 QQ0104C	159
Figure 98 : comparaison mesures-modèle des paramètres [S] pour un point de polarisation instantanée $V_{gsi} = -6V$, $V_{dsi} = 22.8V$	160
Figure 99 : comparaison mesures-modèle des paramètres [S] pour un point de polarisation instantanée $V_{gsi} = -4V$, $V_{dsi} = 15.8V$	161
Figure 100 : comparaison mesures-modèle en régime pulsé pour une impulsion de 1 μs	162
Figure 101 : comparaison entre mesures en continu et modèle extrait pour le point de polarisation $V_{gs0} = V_{ds0} = 0V$	163
Figure 102 : architecture du banc de mesure load-pull avec tuner passif.....	164
Figure 103 : comparaison mesures-modèle grand signal CW à 10 GHz.....	166
Figure 104 : schéma simplifié du système LSNA	168
Figure 105 : principe de fonctionnement du LSNA en régime CW fort signal.....	170
Figure 106 : matrice d'erreur du LSNA pour la mesure d'ondes absolues	171
Figure 107 : comparaison mesures-modèle des ondes tensions courants en entrée et en sortie du transistor HEMT 8x125 QQ0104C pour une puissance injectée de 24.5 dBm à la fréquence de 10 GHz chargé sur une impédance $Z_{load} = 23.3 - j \times 10.74$	173
Figure 108 : comparaison mesure grand signal CW en load-pull « classique » à 10 GHz du transistor HEMT 8x125 QQ0104C originel avec son modèle	174
Figure 109 : comparaison mesures-modèle des ondes tensions courants en entrée et en sortie du transistor HEMT 8x125 QQ0104C chargé sur une impédance voisine de 50 Ω pour une puissance injectée de 28.2 dBm à la fréquence de 10 GHz.....	175
Figure 110 : simulation load-pull en régime impulsionnel du transistor HEMT 8x125 QQ0104C @ $F_0 = 10$ GHz pour une polarisation en classe AB.....	177
Figure 111 : comportement du modèle vis à vis d'un signal RF CW de grande amplitude à 10 GHz	178

Liste des tableaux

Tableau 1 : ensemble des paramètres technologiques suivant les matériaux utilisés dans la fabrication des transistors de puissance RF	8
Tableau 2 : paramètres de la variation de la bande interdite en fonction de la température	10
Tableau 3 : figures de mérites des différentes technologies grand gap utilisées dans les applications micro-ondes de puissances normalisées par rapport au Silicium	24
Tableau 4 : valeurs des différentes constantes de temps	98
Tableau 5 : valeurs des résistances et capacités thermiques du modèle	99
Tableau 6 : valeur des éléments extrinsèques du transistor 8x125 QQ0104C	147
Tableau 7 : valeur des éléments intrinsèques du transistor 8x125 QQ0104C pour un point de polarisation instantanée $V_{gsi} = -6V$, $V_{dsi} = 22.8V$	148

Introduction générale

Le développement de systèmes de communications, civiles et militaires, se traduit par leur montée en puissance et en fréquence. Cette évolution apparaît pour les concepteurs comme une nouvelle contrainte sur les étages d'amplification et donc plus particulièrement sur les transistors de puissance qui les constituent.

C'est ainsi qu'il ont été amenés à rechercher de nouvelles solutions technologiques quant aux matériaux utilisés et que, parmi les semi-conducteurs grand-gap, le Nitrure de Gallium semble proposer une solution prometteuse pour les années à venir.

Le matériau grand-gap de type GaN, du fait de sa grande bande interdite, autorise des tensions de polarisation et des densités de porteurs importantes à de fortes températures de fonctionnement. De plus la grande vitesse de saturation des porteurs permet d'obtenir des courants très importants à des fréquences de travail élevées. Enfin, sa conductivité thermique importante (par rapport au GaAs) traduit sa capacité à évacuer facilement les calories. Par conséquent, les transistors utilisant le matériau GaN, de par ses remarquables propriétés intrinsèques, sont donc naturellement de très bon candidats pour les applications de puissance aux fréquences micro-ondes.

Le premier chapitre de ce mémoire va s'attacher à comparer les potentialités des différentes technologies de transistors micro-ondes pour la conception d'amplificateurs RF à l'état solide. L'effet des paramètres des matériaux constitutifs des transistors sur les propriétés électriques sera débattu, et les apports des technologies grand gap seront mis en évidence

Le deuxième chapitre va se consacrer tout particulièrement au fonctionnement des transistors à effet de champ, et particulariser cette étude aux transistors sur nitrure de gallium. A partir de diverses méthodes de mesures en régime impulsionnel, nous mettrons en évidence plusieurs phénomènes limitatifs inhérents à la technologie GaN ; à savoir l'auto-échauffement et les effets de pièges. Une étude originale de l'effet kink sera aussi présentée. Chaque fois qu'un phénomène électrique est mis en évidence, nous tenterons d'apporter une explication et détailler ses conséquences sur les performances d'amplification RF.

Le troisième chapitre de ce mémoire, reposant sur les études réalisées dans le chapitre précédent sur les transistors HEMTs AlGaIn/GaN, proposera une modélisation non linéaire électrothermique d'un de ces transistors. La méthode d'intégration des divers effets physiques du transistor en tant que non linéarités du modèle pour la CAO des circuits sera détaillée. Diverses mesures de validation du modèle seront proposées, notamment des mesures fonctionnelles sur banc à charge variable et des mesures de formes d'ondes sur banc grand signal.

Chapitre 1 : Les transistors de puissance micro-ondes

I. Introduction

Une grande majorité de composants électroniques est toujours réalisée à base de silicium. Or un nombre important d'utilisations des semi-conducteurs dans les domaines des télécommunications civiles et militaires conduit naturellement les différents acteurs à innover, car ces applications nécessitent l'utilisation de puissances toujours plus importantes à des fréquences élevées.

Diverses voies sont à l'étude pour améliorer le fonctionnement des semi-conducteurs vers les fortes puissances. Une de ces voies est l'amélioration de la technologie afin d'optimiser les performances des composants classiques. Cependant les performances de ceux-ci sont, pour beaucoup, à la limite des propriétés intrinsèques des matériaux.

De ce fait, une solution alternative consiste à utiliser des matériaux semi-conducteurs aux propriétés physiques supérieures délivrant des puissances importantes et supportant de hautes températures de fonctionnement. Parmi ceux-ci, les semi-conducteurs grand gap constituent un excellent choix et plus précisément le nitrure de gallium (GaN) qui fait l'objet de travaux toujours plus nombreux [1] (Figure 1).




Figure 1 : évolution du nombre de publications par an [1] pour les filières GaAs et GaN

II. Evaluation des différentes filières des transistors de puissance micro-ondes

II.A. Paramètres physiques des semi-conducteurs

Pour répondre aux besoins de génération de puissance micro-onde, plusieurs technologies de semi-conducteurs peuvent être envisagées. Nous présentons dans le Tableau 1 les différents paramètres physiques des semi-conducteurs [2] [3] présents dans les composants de puissance micro-ondes afin de comparer ces différentes technologies.

	<i>Si</i>	<i>GaAs</i>	<i>4H-SiC</i>	<i>GaN</i>	<i>AlN</i>	<i>Diamant</i>
E_g (eV)	1.1	1.43	3.26	3.39	6.1	5.45
n_i (cm ⁻³)	1.5 10 ¹⁰	1.79.10 ⁶	8.2 10 ⁻⁹	1.9 10 ⁻¹⁰	≈1 10 ⁻³¹	1.6 10 ⁻²⁷
ϵ	11.8	12.5	10	9	8.4	5.5
μ_n (cm ² /V.s)	1350	8500	700	900	1100	1900
E_c (10 ⁶ V/cm)	0.3	0.4	3	3.3		5.6
v_{sat} (10 ⁷ cm/s)	1	1	2	1.5 - 2	1.8	2.7
V_{peak} (10 ⁷ cm/s)	1	2.1	2	2.5 - 2.7		
(10 ⁷ cm/s)						
σ (S/m)	1 10 ⁻⁴	1 10 ⁻⁷	1 10 ⁻²			
$K(T)$ @ 300K	1.5	0.5	4.5	1.5	2.5	20
(W/cm.K)						
T_{max} (*C)	300	300	600	700		

Tableau 1 : ensemble des paramètres technologiques suivant les matériaux utilisés dans la fabrication des transistors de puissance RF

Dans la suite, nous allons définir les paramètres prépondérants de ce tableau.

A.1. Bande interdite (gap)

L'énergie de bande interdite est la mesure de la quantité d'énergie nécessaire à un électron pour passer de la bande de valence à la bande de conduction lorsque celui-ci est soumis à une excitation.

Le matériau sera appelé semi-conducteur si le gap (notée E_g , unité :eV), ou la distance énergétique entre le bas de la bande de conduction et le sommet de la bande de valence, est inférieur à 2eV (Figure 2). C'est le cas des matériaux Ge, Si, GaAs, InP, Si. Le matériau est considéré comme un semi-conducteur grand gap pour des valeurs supérieures à 2eV [4].




Figure 2 : diagrammes de bandes d'énergie des différents types d'éléments

Le carbure de silicium (3.26eV), le nitrure de gallium (3.39eV), le nitrure d'aluminium (6.1eV) ainsi que diamant (5.45eV) ont des largeurs de gap supérieures à 2eV (cf Tableau 1), c'est pourquoi nous parlons de matériaux grand gap. Pour de très grandes valeurs de gap, on parle de matériaux isolants.

La taille de la bande interdite donne des caractéristiques électriques importantes à chaque semi-conducteur. En effet, la largeur de bande interdite fixe la limite en température au-dessous de

laquelle le dispositif peut fonctionner sans détérioration, ainsi que l'aptitude du semi-conducteur à résister aux radiations.

La largeur de la bande interdite décroît avec la température (Figure 3), et ces variations de la largeur de la bande interdite peuvent être décrites approximativement par la fonction [5] suivante pour des température supérieures à 300 K :

$$(1) \quad E_g(T) = E_g(0) - \frac{(a \cdot 10^{-4}) \cdot T^2}{T + b}$$

Les valeurs des paramètres a et b sont données dans le Tableau 2 pour différents matériaux.

semi-conducteur	$E_g(0)$ (eV)	a (eV/K)	b (K)
AsGa	1.519	5.405	204
Si	1.17	4.73	636
Ge	0.7437	4.774	235
GaN	3.509	7.32	700
AlN	6.118	17.99	1432

Tableau 2 : paramètres de la variation de la bande interdite en fonction de la température




Figure 3 : valeur de la bande interdite du Si, Ge, et de l'AsGas en fonction de la température [6]

A.2. Champ de claquage

Le champ de claquage ou champ critique (noté E_c , unité : V/cm) est la valeur du champ ou de la tension maximum que peut supporter le composant.

Les matériaux grand gap ont un champ de claquage très important vis-à-vis du silicium ou de l'arséniure de gallium. Nous pouvons remarquer qu'il existe un rapport de 8 entre le champ de claquage de GaAs et celui du nitrure de gallium, et un rapport de 14 entre le champ de claquage de GaAs et celui du diamant (cf Tableau 1). La valeur de ce champ de claquage est directement liée à la largeur de bande interdite par la fonction suivante :

$$(2) \quad E_c \propto E_g^{3/2}$$

Ce qui signifie que plus le gap d'énergie est important, plus le champ de claquage est élevé (Figure 4), mais aussi que le champ de claquage diminue lorsque la température augmente.




Figure 4 : champ de claquage en fonction de la largeur de gap pour différents matériaux (Si, GaAs, 4H-SiC, GaN, Diamant) d'après Tableau 1

Le fait d'avoir un gap important et donc un champ de claquage très élevé permet aux transistors grand gap de supporter des tensions de polarisation importantes, ce qui est excellent pour les applications de puissance.

A.3. Densité de porteurs intrinsèques

Un semi-conducteur intrinsèque est un semi-conducteur pur, c'est-à-dire sans défaut ni chimique ni structural susceptible de modifier les densités de porteurs de charge. A la température de 0°K, la bande de valence est saturée et la bande de conduction est vide : il n'y a pas de porteurs de charge. A T≠0°K, chaque fois qu'un électron part de la bande de valence, et passe dans la bande de conduction, un trou apparaît dans la bande de valence. La quantité d'électrons est ainsi rigoureusement égale à la quantité de trous ; leur concentration commune est appelée concentration ou densité de porteurs intrinsèques (notée n_i , unité :cm⁻³) :

(3) $n = p = n_i$ où n_i est la densité de porteurs intrinsèques

(4) $n_i^2 = A \cdot T^3 \cdot e^{-\frac{E_{g0}}{kT}}$ où A est une constante dépendante du matériau mais indépendante de la température, E_{g0} est la valeur du gap à 0°K, k est la constante de Boltzmann (1.38 10⁻²³ J/°K)

Comme nous avons vu à la Figure 3, la bande interdite $E_g(T)$ ne varie que très lentement en fonction de la température. La densité de porteurs intrinsèques est donc principalement une fonction exponentielle de la température. Le facteur T^3 est nettement moins important que le facteur $e^{-\frac{E_{g0}}{kT}}$. La densité en porteurs intrinsèques est donc un paramètre important à prendre en compte pour des applications à haute température (Figure 5). Ainsi, les matériaux grand gap (E_{g0} est grand, supérieure à 3.4 eV pour le GaN) ayant une faible valeur de densité de porteurs intrinsèques ont un faible courant de fuite pour des valeurs de température importante.

En résumé, nous pouvons dire qu'un matériau possédant un n_i faible peut être un excellent choix pour les applications à hautes températures.




Figure 5 : concentration intrinsèque des porteurs pour différents semi-conducteurs en fonction de la température [7]

A.4. Mobilité des porteurs, vitesse des porteurs

Lorsque l'on applique un champ électrique, on entraîne les porteurs de charge libres, électrons et trous.

La mobilité (notée μ , unité : $\text{cm}^2/\text{V}\cdot\text{s}$) étant liée au libre parcours sans choc dans le semi-conducteur, toute modification du réseau cristallin entraîne une modification de cette mobilité. En effet, l'ajout d'atomes dopants (Figure 6) et/ou l'élévation de température (Figure 7), créent des perturbations dans le cristal et affectent la mobilité.




Figure 6 : variation de la mobilité des électrons et des trous du Silicium en fonction de la concentrations en impuretés [8]




Figure 7 : variation de la mobilité des électrons en fonction de la température pour différentes concentrations d'aluminium (x_{Al}) dans une couche d' $Al_xGa_{1-x}N$ [9]

Dans le domaine des faibles champs électriques, les porteurs libres sont en équilibre thermodynamique avec le réseau, et leur vitesse moyenne est proportionnelle au champ électrique. En d'autres termes, la mobilité des porteurs est indépendante du champ électrique et la vitesse de dérive (notée V , unité :cm/s) s'écrit :

(5) $\vec{V} = \pm \mu_0 \cdot \vec{E}$ avec $\mu_0 = \frac{q \cdot \tau}{m^*}$ où τ est le temps de relaxation, m^* est la masse effective et μ_0 est

la mobilité pour des champs faibles (constante)

Lorsque le champ électrique devient important, les interactions des porteurs avec les vibrations du réseau entraînent une diminution de la mobilité des porteurs : la vitesse sature et tend vers la vitesse thermique. La loi de variation de la mobilité par rapport au champ électrique varie d'un matériau à l'autre, en fonction de la nature de la structure de bandes du semi-conducteur, elle se traduit par une variation non linéaire (Figure 8) de la vitesse de dérive des porteurs :

(6) $\vec{V} = \mu(E) \cdot \vec{E}$




Figure 8 : variation de la vitesse de dérive des électrons pour différents matériaux (Si, III-V, grand gap) en fonction du champ électrique [10]

Seuls les éléments de la colonne III-V présentent un pic de survitesse, alors que pour les autres éléments la vitesse de dérive des porteurs est continûment croissante jusqu'à la saturation. Pour le nitrure de gallium, le pic de survitesse se produit pour un champ électrique d'environ 200 kV/cm, alors que pour l'arséniure de gallium le champ électrique pour le pic de survitesse est d'environ 5 kV/cm. Cela signifie que la vitesse des porteurs dans le GaN est très supérieure à celle du GaAs pour des forts champs électriques.

Comme nous l'avons vu précédemment, la vitesse de dérive est directement proportionnelle à la mobilité des porteurs, elle est donc elle aussi influencée par la température [11]. Comme le montre la Figure 9, pour une température de 500°K par exemple, la vitesse de dérive des porteurs est 3.8 fois plus grande dans le matériau GaN que dans le matériau GaAs pour un même champ électrique appliqué de 0.2 MV/cm.




Figure 9 : vitesse de dérive des porteurs dans les semi-conducteurs GaN et GaAs en fonction du champ électrique pour différentes températures [11]

Si on considère un barreau de semi-conducteur, le courant à l'abscisse x dans ce barreau de section $S(x)$ est donné par :

$$(7) \quad I = q.n(x).v(x).S(x)$$

On constate que la modulation du courant peut se faire de trois façons différentes :

- soit par la variation de la section du barreau $S(x)$
- soit par la variation de la densité de porteurs $n(x)$
- soit par la variation de la vitesse des porteurs $v(x)$

On voit donc tout l'intérêt d'utiliser un semi-conducteur ayant une grande vitesse de dérive des porteurs pour générer un fort courant. En effet, la vitesse de saturation des porteurs est 2 à 3 fois plus grande pour les matériaux à grand gap que pour le silicium ou l'arséniure de gallium (cf Tableau 1).

Il est important de noter aussi que la vitesse de saturation des matériaux à grand gap est obtenue pour des champs électriques beaucoup plus grands (>10 fois) que pour les matériaux Si ou GaAs. Cela signifie que l'on pourra polariser un transistor grand gap à de fortes tensions et que dans ces conditions celui-ci délivrera un fort courant.

A.5. Conductivité électrique, résistivité, conductivité thermique

Suivant le matériau utilisé (Si, GaAs, GaN, ...) lors de la conception d'un MMIC, le substrat possédant une conductivité électrique plus ou moins grande, la puissance dissipée par ce circuit ne sera pas due exclusivement aux éléments actifs (transistors, ...) mais aussi aux éléments passifs (selfs, ...)

On définit la conductivité électrique (notée σ , unité :S/m) ainsi que la résistivité (notée ρ , unité : $\Omega.m$) d'un matériau par les formules suivantes :

$$(8) \quad \sigma = q.(n.\mu_n + p.\mu_p)$$

$$(9) \quad \rho = \frac{1}{\sigma}$$

En effet, une faible résistivité des substrats provoque des courants de fuites importants, ce qui augmente la puissance dissipée du dispositif et diminue ainsi la puissance transmise par celui-ci. Pour évaluer les pertes dans ces éléments passifs, on utilise le facteur de qualité (noté Q) qui quantifie la valeur de l'énergie transmise par rapport aux pertes électriques :

$$(10) \quad Q = 2.\pi.\frac{\text{énergie emmagasinée par période}}{\text{énergie dissipée par période}}$$

Plus le facteur de qualité sera élevé, plus les pertes dans les composants passifs seront faibles. Cette faible résistivité des substrats entraîne aussi la présence de capacités parasites de couplage avec le substrat, ce qui réduit les performances en termes de fréquence des circuits micro-ondes.

Par conséquent les circuits à base de technologies grand gap ou silicium ont des pertes importantes dans les éléments passifs, à l'inverse, la technologie GaAs permet de faire de éléments passifs de très bonne qualité (conductivité électrique faible, cf Tableau 1). Cependant, si

on considère l'aspect thermique des matériaux, le contraire se produit. En effet, selon la loi de Wiedemann-Franz, la conductivité électrique est directement liée à la conductivité thermique (notée K) :

$$(11) \quad K = L.T.\sigma \text{ où } L \text{ est le nombre de Lorentz } (2.45.10^{-8} \text{ W}.\Omega/\text{°K}^2), T \text{ est la température en } \text{°K}, \\ \sigma \text{ est la conductivité électrique en S/m, } K \text{ est la conductivité thermique en W/m.K}$$

Cela signifie qu'un matériau possédant une conductivité électrique importante a également une conductivité thermique importante. La conductivité thermique d'un matériau traduit sa capacité à dissiper la chaleur. Or, la résistance thermique (notée R_{th}) est inversement proportionnelle à la conductivité thermique :

$$(12) \quad R_{th} \propto K^{-1} \text{ où } T \text{ est la température en } \text{°K}, P_{diss} \text{ est la puissance dissipée en W}$$

et

$$(13) \quad R_{th} = \frac{\Delta T}{P_{diss}} \text{ où } \Delta T \text{ est l'élévation la température en } \text{°K}, P_{diss} \text{ est la puissance dissipée en W}$$

On voit donc que la résistance thermique est directement liée à la puissance dissipée. Cela signifie qu'une forte conductivité thermique du matériau permet l'évacuation de la puissance dissipé (sous forme de chaleur) sans échauffement important de celui-ci. Dans le cas de l'amplification de puissance où les puissances délivrées sont importantes, l'élévation de température pour une puissance dissipée donnée sera bien plus faible dans des transistors grand gap que dans des transistors GaAs.

D'après le Tableau 1, la conductivité thermique du carbure de silicium (4.5 W/cmK) et surtout celle du diamant (20 W/cmK) sont très supérieures à toutes les autres ($K_{Si}=1.5 \text{ W/cmK}$, $K_{GaAs}=0.54 \text{ W/cmK}$, $K_{GaN}=1.5 \text{ W/cmK}$). Autrement dit, le diamant et le carbure de silicium sont les meilleurs matériaux pour évacuer la chaleur, et sont donc à privilégier pour les applications de puissance.

Remarque : les valeurs des conductivités thermiques sont données pour une température de 300 K

A.6. Résistance carrée, R_{\square}

Considérons le canal d'un transistor de forme carrée de côté L et d'épaisseur Δd représenté à la Figure 10.




Figure 10 : forme du canal du transistor considéré pour la définition de R

On définit la résistance carrée (notée R_{\square} , unité : Ω) du canal du transistor de la façon suivante :

$$(14) \quad R_{\square} = \frac{1}{\sigma} \times \frac{L}{S} \quad \text{où} \quad \sigma = q \times \frac{n_{s \max}}{\Delta d} \times \mu_n \quad \text{est la conductivité du barreau d'épaisseur } \Delta d,$$

$S = L \times \Delta d$ est la section perpendiculaire aux lignes de courant, et $n_{s \max}$ est la densité maximum d'électrons dans le canal

$$(15) \quad R_{\square} = \frac{1}{q \times n_{s \max} \times \mu_n}$$

Considérons maintenant un transistor HEMT (High Electron Mobility Transistor) dont la structure simplifiée est présentée à la Figure 11. La forme du canal de ce transistor correspond à la description faite précédemment.




Figure 11 : structure simplifiée d'un transistor HEMT

On définit la résistance R_{on} (notée R_{on} , unité : Ω) du transistor de la façon suivante

$$(16) \quad R_{on} = R_c + R_d + R_s \quad \text{avec} \quad R_c = R_{\square} \frac{L_{ds}}{Z} \quad \text{où } R_c \text{ est la résistance de canal en } \Omega$$

d'où

$$(17) \quad R_{on} = R_{\square} \frac{L_{ds}}{Z} + R_d + R_s \quad \text{où } L_{ds} \text{ est la longueur drain-source du transistor en mètre, } Z \text{ est le développement total de grille en mètre et } R_d, R_s \text{ sont les résistances de contact en } \Omega$$

Le courant de sortie (Figure 12) dans ce transistor pour des faibles valeurs de tension drain-source (zone ohmique) est égal à :

$$(18) \quad I_d = \frac{V_{ds}}{R_c + R_d + R_s} = \frac{V_{ds}}{R_{on}}$$

La pente du réseau I-V dans cette zone correspond à l'inverse de R_{on} . Nous remarquons d'après la Figure 12 que si R_{on} est faible, la tension de coude (notée V_{knee} , unité :V) qui correspond à la tension de transition entre la zone ohmique et la zone de saturation du courant de sortie du transistor, va elle aussi être faible. Cela a pour conséquence directe une augmentation de l'excursion courant/tension, et donc un accroissement de la puissance.




Figure 12 : : transistor HEMT GaN sur substrat silicium de 0.1mm de développement de grille

D'après les équations (14) et (16) nous voyons que la résistance R_{on} est inversement proportionnelle à la mobilité des électrons :

$$(19) \quad R_{on} \propto \frac{1}{\mu_n}$$

La mobilité électronique de l'arséniure de gallium étant de $8500 \text{ cm}^2/\text{V.s}$, elle est très supérieure à celle des matériaux à grand gap (cf Tableau 1). En effet, la mobilité n'est que de $700 \text{ cm}^2/\text{V.s}$ pour le carbure de silicium (4H-SiC) et de $900 \text{ cm}^2/\text{V.s}$ pour le nitrure de gallium, ce qui se traduit par des tensions de coude de l'ordre de 5 à 10 V.

A.7. Synthèse

Toutes les technologies n'offrant pas les mêmes possibilités, le choix doit alors être guidé par les contraintes à respecter en terme de fréquence et/ou de puissance, sachant qu'un compromis est souvent incontournable.

Considérons un transistor HEMT AlGaIn/GaN, dont nous verrons en détail le fonctionnement dans la Partie 2, et regardons l'influence des différents paramètres technologiques sur ses performances (Figure 13).




Figure 13 : influence des paramètres technologiques sur les performances en puissance aux fréquences micro-ondes [12]

Le matériau GaN possède une largeur de bande interdite très importante (3.39 eV), ce qui conditionne une bonne tenue en température ainsi qu'une forte capacité à supporter des tensions de polarisation élevées. L'utilisation de matériaux à grande bande interdite permet aussi d'accroître considérablement la discontinuité des bandes. Ainsi la densité de porteurs du gaz d'électron bi-dimensionnel devient très importante ($\approx 1.10^{13} \text{ cm}^{-2}$), ce qui entraîne un courant de sortie très élevé.

Ce matériau a aussi une grande vitesse de saturation (2.10^7 cm/s) à des niveaux de champ électrique importants, ce qui influe directement sur le courant de sortie du transistor et donc sur la puissance. D'autre part, la grande vitesse de saturation joue sur la fréquence de transition [12] qui, elle, conditionne le transistor à travailler en hautes fréquences car :

$$(20) \quad F_t \approx \frac{v_s}{2.\pi.L} \text{ où } L \text{ est la longueur de grille et } v_s \text{ est la vitesse de saturation des porteurs}$$

La conductivité thermique de ce matériau étant aussi très importante, le « management thermique » des dispositifs élaborés à base de nitrure de gallium en sera grandement facilité.

Par contre, sa faible mobilité induit une tension de coude élevée, ce qui réduit l'excursion de la tension appliquée au transistor.

En résumé, nous pouvons dire que les transistors de puissance conçus à partir de la technologie GaN constituent l'un des meilleurs candidats possibles pour les applications de puissance micro-ondes malgré leur faible mobilité électronique.

II.B. Figures de mérites

Afin de faciliter le choix du composant RF en fonction de l'utilisation envisagée, nous avons à notre disposition différentes figures de mérites regroupant l'ensemble des technologies du marché pour les applications micro-ondes de puissance.

Les deux figures de mérite les plus représentatives [13] sont les figures de mérite Johnson (notée *Johnson's Figure of Merit*) et Baglia (notée *Baglia's Figure of Merit*) qui ont pour définitions :

$$(21) \quad JFM = \frac{E_c \times v_{sat}}{2 \times \pi}$$

$$(22) \quad BFM = \epsilon_r \times \mu_n \times (E_c)^3 \text{ avec } \epsilon_r \text{ qui est la constante diélectrique relative du matériau}$$

Dans la littérature les figures de Johnson et de Balglia sont généralement normalisées par rapport au Silicium. Elles sont appelées *JFM ratio* et *BFM ratio* dont les valeurs respectives sont :

$$(23) \quad JFMratio = \frac{JFM}{JFM_{silicium}}$$

$$(24) \quad BFMratio = \frac{BFM}{BFM_{silicium}}$$

<i>Matériau</i>	ϵ_r	$\mu_n (cm^2/V.s)$	$E_c (10^6 V/cm)$	$v_{sat} (10^7 cm/s)$	<i>BFM ratio</i>	<i>JFM ratio</i>
<i>Si</i>	11.8	1350	0.3	1	1	1
<i>GaAs</i>	12.5	8500	0.4	1	15.8	1.3
<i>4H-SiC</i>	10	700	3	2	584.8	20
<i>GaN</i>	9	900	3.3	2	676.8	22

Tableau 3 : figures de mérites des différentes technologies grand gap utilisées dans les applications micro-ondes de puissances normalisées par rapport au Silicium

Le Tableau 3 permet de voir que si l'on considère le JFM ratio, qui prend en compte la puissance et la fréquence, ou le BFM ratio, qui privilégie la puissance, les matériaux grand gap (et tout particulièrement le matériau GaN) paraissent les meilleurs pour des applications de puissance RF. En effet, le JFM ratio du GaN est vingt-deux fois plus grand que le JFM ratio du silicium et surtout dix-sept fois plus grand que le JFM ratio du GaAs.

II.C. Critères de performance électrique d'un transistor

Jusqu'à présent, notre propos concernant les paramètres technologiques des matériaux permet de faire un choix raisonné de la technologie en fonction de sa propre application. Nous allons maintenant considérer les critères des performances électriques des transistors pour des applications de puissance.

C.1. Fonctionnement petit signal

L'évaluation des performances d'un transistor, et plus généralement d'un amplificateur micro-onde en régime linéaire (Figure 14), se fait à partir des paramètres [S]. Ceux-ci permettent de déterminer différents critères du dispositif micro-onde étudié.




Figure 14 : quadripôle associé à sa matrice [S]

1.a. Gain en courant, fréquence de transition

- On définit le gain en courant (noté β ou $|H_{21}|$) comme le rapport du courant de sortie sur le courant d'entrée lorsque la tension de sortie est court-circuitée :

$$(25) \quad \beta = \left. \frac{I_2}{I_1} \right|_{V_2=0} = \left. \frac{Y_{21}}{Y_{11}} \right| = |H_{21}| = \left| \frac{-2.S_{21}}{(1-S_{11})(1+S_{22})+S_{12}.S_{21}} \right| \quad \text{où } I_1 \text{ et } I_2 \text{ sont respectivement les}$$

courants d'entrée et de sortie du quadripôle, Y_{ij} sont les paramètres [Y] de la matrice admittance, et S_{ij} sont les paramètres de la matrice [S]

- La fréquence de transition (notée F_t) représente la fréquence pour laquelle le gain en courant est égal à 1 :

$$(26) \quad |H_{21}|_{F_t} = \left| \frac{-2.S_{21}}{(1-S_{11})(1+S_{22})+S_{12}.S_{21}} \right| = 1$$

Pour illustrer ces propos, nous traçons le gain en courant en fonction de la fréquence (Figure 15) d'un transistor HEMT GaN sur substrat silicium de 0.1mm de développement de grille, pour $V_{gs}=-4$ V, $V_{ds}=24$ V et $I_d=255$ mA, ce qui correspond à une polarisation en classe AB. Nous en déduisons une fréquence de transition ($|H_{21}|_{F_t} = 1$) environ égale à 30 GHz.




Figure 15 : gain en courant en fonction de la fréquence d'un HEMT GaN sur substrat silicium de 0.1mm de développement de grille pour $V_{ds}=24\text{ V}$ et $I_d=255\text{ mA}$

Dans le cas où l'on considère un transistor HEMT dont le modèle petit signal simplifié est représenté à la Figure 16, la fréquence de transition est alors égale à :

$$(27) \quad F_T = \frac{g_m}{2\pi \cdot (C_{gs} + C_{gd})}$$




Figure 16 : modèle petit signal simplifié d'un transistor HEMT

1.b. Gain maximum disponible, fréquence maximale d'oscillation, gain en puissance unilatéral.

- Le gain maximum disponible G_M (*Maximum Available Gain*) représente le gain maximum que peut avoir l'amplificateur à bas niveau:

$$(28) \quad G_M = \frac{S_{21}}{S_{12}} \left(K - \sqrt{K^2 - 1} \right) \text{ où } K \text{ est le facteur de stabilité de Rollet}$$

Ce gain ne peut être calculé que si $K > 1$. Si $K < 1$, on définit alors le gain maximum stable (*Maximum Stable Gain*) par :

$$(29) \quad G_{MSG} = \frac{S_{21}}{S_{12}}$$

De plus, si $|S_{12}| = 0$, alors on définit le gain maximum unilatéral $|S_{21}|$.

- La fréquence maximale d'oscillation (notée F_{max}) représente la fréquence pour laquelle le module du gain maximum disponible est égal à 0 dB :

$$(30) \quad |G_M (dB)|_{F_{max}} = 10 \cdot \log \left(\frac{|S_{21}|}{|S_{12}|} \left(K - \sqrt{K^2 - 1} \right) \right) = 0 \text{ dB}$$

Pour le même transistor que précédemment au même point de fonctionnement, nous traçons le gain maximum disponible en fonction de la fréquence (Figure 17). Nous en déduisons une fréquence maximale d'oscillation ($|G_M|_{F_{max}} = 0 \text{ dB}$) d'environ 50 GHz.




Figure 17 : gain maximum disponible en fonction de la fréquence d'un HEMT GaN sur substrat silicium de 0.1mm de développement de grille pour $V_{ds}=24$ V et $I_d=255$ mA

De nouveau, dans le cas où l'on considère un transistor HEMT dont le modèle petit signal est représenté à la Figure 16, la fréquence maximale d'oscillation est alors égale à :

$$(31) \quad F_{\max} = \frac{F_T}{2 \sqrt{\left(2 \cdot \pi \cdot F_T \cdot R_g \cdot C_{gd} + \frac{R_g}{R_{ds}} \right)}}$$

- On peut aussi définir la fréquence maximale d'oscillation à partir du gain en puissance unilatéral (noté *UPG* pour *Unilateral Power Gain*). La fréquence maximale d'oscillation est alors égale à la valeur de la fréquence pour laquelle le module du gain en puissance unilatéral ($|S_{12}| = 0$) est à 0 dB :

$$(32) \quad |UPG(dB)|_{F_{\max}} = 10 \cdot \log \left(|S_{21}|^2 \cdot \frac{1}{1 - |S_{11}|^2} \cdot \frac{1}{1 - |S_{22}|^2} \right) = 0dB$$

C.2. Fonctionnement grand signal

Lorsque l'amplificateur fonctionne en régime non-linéaire, de nouveaux paramètres d'évaluation grand signal sont à considérer.

Les différentes définitions qui vont être données par la suite sont référencées par rapport à la Figure 18.




Figure 18 : synoptique d'un amplificateur en grand signal

2.a. La densité de puissance

La densité de puissance représente la puissance de sortie par unité de longueur de grille du transistor. Elle s'exprime en général en W/mm et permet ainsi une comparaison aisée entre transistors de développement différent.

2.b. La puissance de sortie

On définit la puissance de sortie (notée P_s) d'un transistor comme :

$$(33) \quad P_s = \frac{1}{2} \cdot \text{Re}(V \cdot I^*)$$

A titre d'exemple, la puissance de sortie maximale, pour une polarisation en classe A, a pour valeur :

$$(34) \quad P_{S \max} = \frac{1}{8} I_{\max} (V_{\max} - V_{\min})$$

2.c. Le gain en puissance

Le gain en puissance (noté G_P) est défini par le rapport de la puissance de sortie P_S fournie à la charge sur la puissance d'entrée P_E :

$$(35) \quad G_P = \frac{P_S}{P_E} \text{ d'où } (G_P)_{dB} = (P_S)_{dBm} - (P_E)_{dBm}$$

2.d. Le rendement en puissance ajoutée

Le rendement en puissance ajoutée (noté PAE pour *Power Added Efficiency*) exprime le pourcentage de puissance de polarisation DC apportée au composant converti en puissance RF (noté η_{PAE}) :

$$(36) \quad \eta_{PAE} = \frac{P_S - P_E}{P_{DC}}$$

2.e. L'adaptation

Pour qu'un transistor soit à même de générer une puissance maximale, il faut maximiser le produit de la tension par le courant de sortie dans les limites de fonctionnement du transistor. Dans le cas d'une polarisation en classe A, la puissance de sortie sera maximale (Figure 19) si l'impédance de charge est optimale, soit :

$$(37) \quad Z_{Lopt} = \frac{(V_{\max} - V_{\min})}{I_{\max}}$$

Or, la puissance de sortie maximale est égale à :

$$(38) \quad P_{S \max} = \frac{1}{8} I_{\max} (V_{\max} - V_{\min})$$

A partir de (37) et (38), on obtient :

$$(39) \quad Z_{Lopt} = \frac{1}{8} \cdot \frac{(V_{max} - V_{min})^2}{P_{Smax}}$$




Figure 19 : maximisation de la puissance de sortie

On voit donc que pour une P_{Smax} donnée, le niveau d'impédance sera d'autant plus élevé que la tension V_{max} sera importante. Par conséquent, l'adaptation en sera grandement facilitée (Z_{Lopt} proche de 50Ω).

Les transistors à base de technologie grand gap ayant des tensions de « break-down » très élevées, acceptent des tensions de polarisation importantes. C'est un des facteurs clés du développement de ces matériaux !

III. Etat de l'art des transistors de puissance

Après avoir vu les différents critères de choix tant au niveau du matériau semi-conducteur qu'à celui du transistor proprement dit, nous allons passer en revue les principaux transistors présentant un intérêt pour les amplificateurs de puissance hyperfréquences.

III.A. Les transistors bipolaires à hétérojonction

D'un point de vue historique, le transistor bipolaire à hétérojonction (noté HBT : *Heterojunction Bipolar Transistor*) est l'un des premiers composants actifs à semi-conducteur inventé en 1951, grâce aux travaux de Shockley datant de 1949. L'amélioration de ses performances par rapport au transistor bipolaire à jonction classique (noté BJT) provient de l'utilisation d'une hétérojonction base émetteur (Figure 20).




Figure 20 : vue en coupe d'un transistor bipolaire à hétérojonction

Cette hétérojonction (grand gap pour l'émetteur, petit gap pour la base), est choisie de façon à introduire un décalage dans la bande de valence ΔE_v , afin d'augmenter la barrière de potentiel présentée à l'injection des trous de la base dans l'émetteur (Figure 21).




Figure 21 : diagramme de bande d'un transistor bipolaire à hétérojonction en conditions normales de fonctionnement

Grâce à cette particularité, le dopage de la base peut être bien plus grand que le dopage de l'émetteur, ce qui permet de réaliser des épaisseurs de base très faibles et donc des fréquences F_t et F_{max} élevées avec :

$$(40) \quad F_t = \frac{1}{2\pi\tau_{ec}} \quad \text{où } \tau_{ec} \text{ est le temps de transit des électrons à travers l'ensemble de la structure}$$

$$(41) \quad F_{max} = \sqrt{\frac{f_t}{8\pi \times C_{BC} \times R_B}} \quad \text{où } R_B \text{ est la résistance de la base et } C_{BC} \text{ est la capacité base collecteur}$$

L'augmentation du dopage de base permet de diminuer la résistance d'accès à la base intrinsèque R_B et donc de maximiser la fréquence maximale de fonctionnement, ou de façon équivalente, de maximiser le gain en puissance disponible à une fréquence donnée. L'obtention d'une puissance élevée résultera alors d'une optimisation de la structure du collecteur afin de réaliser un

compromis entre le courant maximum limité par l'effet Kirk et la tension maximum limitée par l'avalanche. Les deux paramètres d'optimisation sont l'épaisseur et le dopage du collecteur.

A.1. Les transistors HBTs à base de Si et SiGe

Les transistors HBTs silicium sont très répandus dans le domaine des micro-ondes du fait de leur technologie mature, mais leur faible fréquence de fonctionnement les cantonne à des applications de quelques Giga Hertz.

Durant ces dernières années, les applications sur substrat silicium ont vu leur fréquences d'utilisation augmenter grâce à l'introduction de germanium. Cela a pour conséquence de permettre aux transistors HBTs de fonctionner dans les bandes X et Ku [14]. Malheureusement, cette montée en fréquence s'effectue aux dépens des tensions de claquage (donc de la puissance), car la largeur de bande interdite du $\text{Si}_{(1-x)}\text{Ge}_x$ décroît en fonction de la quantité x de germanium. Ainsi différents travaux montrent des transistors HBT SiGe avec des fréquences de coupure très importantes pour des tensions de claquage B_{vce0} très faibles (2.5V pour 100GHz et 1.8V pour 250 GHz)[15] [16].

A.2. Les transistors HBTs à base de InP

Il existe deux catégories de transistors HBTs sur substrat InP : les transistors SHBTs à simple hétérojonction et les DHBTs à double hétérojonction.

Pour le SHBT, le collecteur est constitué du même matériau que la base. Cependant la faible largeur de bande interdite a pour conséquence une tension de claquage B_{vce0} de l'ordre de quelques Volts pour un matériau comme l'InGaAs. Afin d'accroître les potentialités en terme de puissance de ces composants, l'épaisseur du collecteur a été augmentée pour repousser les tensions d'avalanche tout en maintenant un certain niveau de dopage de celui-ci. Ainsi on obtient un courant de sortie important. En effet, l'épaisseur du collecteur pour des HBTs InGaP/GaAs classiques est de l'ordre de 0.5 à 1 μm . Des HBTs à collecteur épais (3 μm) délivrant 190 mA pour une polarisation de 30 V ont été développés pour la réalisation d'un amplificateur [17] fonctionnant à une fréquence relativement faible (900MHz). Des transistors HBTs avec une épaisseur de collecteur de 3.5 μm ont pu être polarisés à une tension de 32 V avec des tensions

d'avalanches $Bv_{ce0}=47$ V, $Bv_{cb0}=80$ V et une $F_t > 20$ GHz pour des applications bande S [18] [19].

Une autre solution pour augmenter les tensions de claquage par rapport aux SHBTs est l'emploi de matériau InP pour constituer le collecteur, ce qui forme une deuxième hétérojonction. Ainsi, la constitution d'un DHBT InP/InGaAs/InP a permis d'atteindre des fréquences de transition de 305 GHz pour une tension Bv_{ce0} égale à 6 V [20].

A.3. Les transistors HBTs à base de GaAs

On trouve dans la littérature des transistors HBTs AlGaAs/GaAs avec des tensions $Bv_{ce0}=106$ V [21]. Cependant les performances en fréquence sont assez limitées à en juger par les fréquences $F_t=1.16$ GHz et $F_{max}=3$ GHz. Ces très fortes tensions de claquage s'expliquent par l'épaisseur de $9\mu\text{m}$ du collecteur. Toujours à partir de l'hétérostructure AlGaAs/GaAs, des tensions de claquage base ouverte (Bv_{ce0}) de 70V sont atteintes avec une épaisseur de $2.8\mu\text{m}$ et un dopage collecteur de $7.5 \cdot 10^{15} \cdot \text{cm}^{-3}$ [22].

Ericsson présente des HBTs avec de fortes tensions de claquage [23] pour des applications à 2GHz. Les tensions de claquage respectives Bv_{cb0} Bv_{ce0} de ces composants sont 51V à 53V et 34V à 36V. La structure du collecteur pour atteindre ces tensions est une épaisseur de $2.5\mu\text{m}$ et un dopage de $2 \cdot 10^{15} \text{ cm}^{-3}$. Les performances annoncées restent assez modestes avec une puissance de 1.02W et un gain de 9.1dB à 2GHz sur un transistor comportant 12 doigts, soit un développement de $1440\mu\text{m}^2$.

De plus, l'arséniure de gallium (GaAs) et le phosphore d'indium (InP) permettent l'élaboration de substrats semi-isolants sur lesquels on peut faire croître par épitaxie des couches de matériaux tels que l'AlGaAs qui possède des paramètres cristallins proches.

Ainsi, l'incorporation d'Indium dans un matériau GaAs augmente la mobilité des porteurs. Cependant, cette proportion d'Indium doit être contenue, car elle favorise le déclenchement des phénomènes d'avalanche et/ou d'ionisation par impact. C'est pour cela qu'il est difficile de concevoir des transistors de forte puissance ayant des fréquences de fonctionnement élevées.

A.4. Les transistors HBTs à base de matériaux grand gap

Un point très important des transistors HBT de puissance est la dissipation de la chaleur [24]. L'intérêt de travailler avec des matériaux ayant des conductivités thermiques importantes est donc capital pour des applications de puissance. Dans ces conditions, des transistors HBTs ont été développés avec des matériaux grand gap GaN/SiC[25].

Le développement de transistors HBTs combinant des fréquences de fonctionnement importantes (utilisation de matériau GaAs par exemple) avec une puissance de sortie élevée (utilisation de matériau GaN par exemple) est un sujet d'études très actuel [26].

Des records en termes de tensions de claquage ont été réalisés sur des transistors HBTs AlGaIn/GaN [27]. En effet, une tension $B_{vce0} \approx 330$ V est obtenue avec un gain en courant (β) de l'ordre de 18 pour une densité moyenne de courant supérieure à 1 kA/cm^2 , ceci avec une épaisseur de collecteur de $8 \mu\text{m}$.

III.B. Les transistors à effet de champ

B.1. Les transistors MOSFETs et LDMOS

Le transistor MOSFET (*Metal Oxide Semiconductor Field Effect Transistor*) se caractérise par le dépôt d'une couche d'oxyde isolante entre la grille et le substrat, constituant ainsi une capacité MOS (Figure 22) chargée d'enrichir ou d'appauvrir le canal de conduction entre la source et le drain par une tension de grille positive.




Figure 22 : vue en coupe d'un transistor MOSFET

Pour l'amplification de puissance aux fréquences micro-ondes, les transistors MOS classiques sont limités du fait de leur faible tension de claquage. Une des filières développées, pour pallier les limites en puissance du MOSFET, est celle du LDMOS (*Laterally diffused MOS*). Il se distingue du MOSFET par un puits dopé p+ (Figure 23) jouant le rôle de masse RF entre la source et la face arrière du composant.




Figure 23 : vue en coupe d'un transistor LDMOS

Les transistors LDMOS sont des composants très répandus dans les stations de base pour téléphonie mobile. Dans une bande de fréquence limitée à environ 3 GHz, ils possèdent de très hautes tensions de claquage, ce qui permet des niveaux de polarisation élevés. Ericsson-Infineon [28] a développé un transistor LDMOS avec une tension de claquage (noté B_{vds}) égale à 110 V qui délivre une densité de puissance de 1W/mm @ 3.2 GHz pour une polarisation de 50 V et 2W/mm @ 1 GHz pour une polarisation de 70 V.

La tension de claquage du LDMOS dépend directement de la distance séparant la grille du drain. Les mesures sur LDMOS de 10mm [29] montrent qu'une variation de la distance grille drain de 2 à 4µm entraîne une augmentation de la tension de drain de 32 à 40 V.

Cependant, un gain en puissance élevé à haute fréquence nécessite que le canal soit le plus court possible, favorisant le transit rapide des électrons. Ce constat s'oppose à l'augmentation de la distance grille drain. Ce type de transistor est donc limité à des fréquences d'utilisation maximum en bandes L ou S.

B.2. Les transistors MESFETs SiC

Le transistor MESFET (*Metal Semiconductor Field Effect Transistor*) est un transistor à un seul type de porteurs : on dit que c'est un transistor unipolaire. En effet, le courant à ses bornes est un courant d'électrons du fait de la plus grande mobilité de ceux-ci par rapport aux trous. La Figure 24 montre la structure d'un MESFET.

Une tension appliquée entre les contacts ohmiques de drain et de source fait circuler un courant d'électrons parallèlement à la surface du semi-conducteur. La saturation de ce courant est due à la saturation de la vitesse des électrons. L'intensité du courant dans les transistors MESFETs est contrôlé par grâce à la modulation de la section du canal contrairement aux transistors MOSFETs et HEMTs où le contrôle du courant se fait par la modulation de la densité des porteurs. Plus précisément, l'intensité du courant est contrôlée par la profondeur de la zone déplétée, qui apparaît sous la jonction métal/semi-conducteur (contact Schottky) constituant la grille.




Figure 24 : structure d'un MESFET sur 4H-SiC

Les performances en fréquence des transistors MESFETs sont conditionnées par la longueur de la grille. En effet, plus celle-ci est courte, plus les fréquences de transition et maximale d'oscillation sont importantes. Cependant, réduire la longueur de grille revient à augmenter sa résistance. Une des solutions consiste à utiliser une grille en T ou en champignon.

Pour obtenir des forts courants de sortie dans ces transistors, il faut doper fortement le canal, mais cela se fait au détriment des tensions de claquage. Une première solution consiste à rapprocher la grille de la source. Cela a pour effet de diminuer la résistance de source, permettant ainsi une plus grande tension d'avalanche grille-drain. Une deuxième solution permettant d'obtenir des MESFETs de puissance est l'utilisation de semi-conducteurs grand gap tels que le carbure de silicium (SiC), offrant une très bonne conductivité thermique, une vitesse de saturation importante pour de très fortes tensions de polarisation, ainsi que des tensions d'avalanche impressionnantes.

Les premiers transistors MESFETs sur Carbure de Silicium ont été réalisés à partir du polytype 6H-SiC, en particulier l'équipe de J.W. Palmour à Cree Research [30], du fait de leur très bonne qualité cristalline. Puis, rapidement, le polytype 4H-SiC est apparu plus intéressant car il possède une mobilité dont la valeur est deux fois supérieure à celle 6H-SiC. S.T. Allen de Cree Research [31] a obtenu (Figure 25,) sur des transistors MESFETs SiC de longueur de grille $W_g=0.25$ mm,

à la fréquence de 3.5GHz, une puissance de 30.6 dBm (soit 4.6 W/mm) avec un PAE de 35 % pour une polarisation en classe A ($V_{ds}=60$ V). Ces transistors présentent également un rendement en puissance ajoutée (PAE) de 60% à une fréquence de 800 MHz.




Figure 25 : puissance de sortie et rendement en puissance ajoutée pour un MESFET SiC (0.25 mm), polarisé à $V_{ds} = 60$ V, à la fréquence de 3.5 GHz

W.L. Pribble [32] présente un transistor MESFET SiC de 0.25 mm de développement de grille polarisé en classe AB ($V_{gs}=-8$ V, $V_{ds} = 50$ V). Il fournit une puissance de sortie égale à 1.3 W (5.2 W/mm) à 2 dB de compression pour une fréquence de 3.5 GHz. Le rendement en puissance ajoutée est alors de 63% pour un gain en puissance de 11.1 dB.

En juin 2004, H. George Henry présente des résultats impressionnants à partir d'un MESFET SiC de 4.8 mm de développement fonctionnant à 3 GHz [33]. Ce MESFET se différencie d'un MESFET classique par l'ajout d'un « spacer » de 200 Å en SiC non dopé entre le canal et la grille, minimisant ainsi les pièges de surface. Une première série de mesures grand signal pulsé (Figure 26) est effectuée avec une polarisation en classe AB avec V_{gs} pulsée et V_{ds} continue (durée de pulse=200µs, rapport cyclique= 10 %). Ce transistor MESFET SiC délivre alors une puissance de sortie égale à 21 W (soit environ 4.4 W/mm), avec un PAE de 62 % et un gain en puissance de 10.6 dB. Une deuxième série de mesures grand signal CW (Figure 27) est effectuée avec les mêmes valeurs de tensions de polarisation mais en mode continu. Les performances de

ce transistor MESFET SiC sont alors en retrait par rapport à celles obtenues en condition pulsée. Il délivre tout de même une puissance de sortie de 9.2 W (soit environ 2 W/mm), avec un PAE de 40 % et un gain en puissance de 7 dB pour une fréquence de travail toujours égale à 3GHz.




Figure 26 : mesures grand signal d'un transistor MESFET SiC de 4.8mm de développement de grille en condition pulsée (durée de pulse=200μs, rapport cyclique= 10 %) @ 3GHz




Figure 27 : mesures grand signal CW du même transistor MESFET SiC de 4.8mm de développement de grille @ 3GHz

B.3. Les transistors HEMTs GaN

Le transistor HEMT (*High Electron Mobility Transistor*) est un composant dont le fonctionnement est proche du MESFET. La différence est que le HEMT utilise une hétérojonction, c'est-à-dire une jonction entre des matériaux ayant des bandes d'énergie différentes. Ainsi, les électrons constituant le courant drain-source dans un semi-conducteur non-dopé ont un temps de transit très faible, ce qui permet des performances en fréquence remarquables.

La structure favorable aux applications hautes fréquences ainsi que l'utilisation de matériaux grand gap de forte conductivité thermique, tel que le GaN par exemple, font de ce composant (Figure 28) un candidat très intéressant pour les applications de puissance micro-ondes.




Figure 28 : structure d'un transistor HEMT GaN sur substrat saphir

Historiquement, les premiers transistors HEMTs GaN sur substrat saphir, silicium et carbure de silicium sont apparus au milieu des années 90 [34]. Mais il faut attendre la fin des années 90 et début 2000 pour trouver des résultats très intéressants en terme de puissance [35] et/ou de fréquence [36] [37].

En 1999, S.T. Sheppard présente des travaux sur un transistor HEMT GaN (substrat SiC) avec une densité de puissance de 6.9 W/mm à 10GHz [38]. Au sein du laboratoire IRCOM, un transistor HEMT GaN sur substrat SiC issu du laboratoire Tiger de 1.2mm de développement de grille a délivré une puissance de sortie de 6.7 W (5.6 W/mm) avec un *PAE* de 40 % et un gain en puissance associé de 6.5dB à une fréquence de 10 GHz lors de mesures grand signal en régime CW [39]. De très bon résultats ont aussi été obtenus à partir de transistors HEMTs GaN sur substrat silicium avec des densités de puissance de 1.9 W/mm à 10 GHz [40] allant jusqu'à 12 W/mm à 2.14GHz [41].

Très récemment, des sociétés comme CREE et SOITEC ont commencé à proposer des wafers GaN, tout en continuant leur production de wafers SiC beaucoup plus matures. Les travaux de K. K. Chu font état d'un transistor HEMT AlGaIn/GaN sur substrat GaN polarisé à 50 V sur le drain, ayant une densité de puissance de 9.4 W/mm avec un *PAE* associé de 40 % à 10 GHz [42].

Nous constatons donc que tous les résultats présentés jusqu'ici, et obtenus avec des transistors HEMTs à structure conventionnelle, ne dépassent pas les 10 W/mm pour des applications bande X [43].

Or début 2004, un saut technologique a été franchi avec l'ajout d'une métallisation de grille, appelée « field plate » ou « overlapping gate » (Figure 29), située au-dessus de la couche de passivation du composant. Ces nouvelles structures field plate permettent d'atteindre des densités de puissance exceptionnelles [44] [45].




Figure 29 : structure d'un transistor HEMT GaN avec field-plate

Les premiers travaux relatant l'emploi de cette technologie field-plate datent du début des années 90. En effet, en 1992, C.L. Chen présente un transistor MESFET GaAs avec field plate ayant une tension de claquage grille-drain de 42V [46]. Cette métallisation au-dessus de la couche de passivation permet de modifier le profil de la distribution du champ électrique du bord de la grille côté drain et de réduire le pic du champ électrique critique, augmentant ainsi la tension d'avalanche (Figure 30).




Figure 30 : courant maximum de sortie et tension d'avalanche drain source obtenus pour un transistor HEMT GaN conventionnel et pour un transistor avec field plate en fonction de la distance grille drain

Afin d'augmenter encore la tension d'avalanche, un transistor HEMT GaN à double field plate (Figure 31) possédant une tension d'avalanche de 900 V à été présenté par H. Xing [47].




Figure 31 : structure d'un transistor HEMT GaN à double field plate

Y.-F. Wu obtient les meilleures densités de puissance actuelles, à savoir une densité de puissance supérieure à 30 W/mm à partir de transistors HEMTs GaN sur SiC avec un seul field plate [45]. Les résultats exacts des mesures grand signal CW obtenus pour une tension de polarisation continue de drain égale à 120 V sur deux transistors quasi identiques (longueurs de field plates différentes) sont les suivants :

- une densité de puissance de 32.2 W/mm, un PAE de 54.8 %, un gain en puissance de 14 dB à 4 GHz pour une longueur de field plate égale à 1.1 μm ;
- une densité de puissance de 30.8 W/mm, un PAE de 49.8 %, un gain en puissance de 10.7 dB à 8 GHz pour une longueur de field plate égale à 0.9 μm

Cependant, la présence du field plate augmente la capacité grille-drain et réduit ainsi quelque peu les performances en fréquence (Figure 32) de ces transistors [45].




Figure 32 : évolution de la fréquence de transition et de la fréquence d'oscillation maximale en fonction de la longueur du field plate de grille

Chaque année, de nouveaux travaux sont publiés relatant des résultats obtenus toujours plus performants. La Figure 33 présente de façon chronologique les meilleures performances obtenues avec des transistors HEMTs GaN jusqu'à maintenant.




Figure 33 : principaux résultats obtenus en terme de puissance et de fréquence à partir de transistors HEMTs GaN

B.4. Les transistors PHEMTs GaAs

Les transistors à effet de champ pseudomorphiques GaAs (*pseudomorphic HEMTs*) se différencient des transistors HEMTs par l'ajout d'une couche d'InGaAs intercalée entre les couches AlGaAs et GaAs (Figure 34). Par conséquent, la discontinuité de la bande de conduction à l'interface AlGaAs/InGaAs est plus large que dans le cas AlGaAs/GaAs. Le puits de potentiel étant plus large que dans le cas d'une structure HEMT classique, le courant dans ce transistor est donc plus élevé. De plus, la vitesse des électrons dans l'InGaAs (non dopé) est également plus importante que dans le GaAs ce qui permet de très hautes fréquences de travail.




Figure 34 : Structure d'un transistor PHEMT GaAs associée à son diagramme de bande de conduction en conditions normales de fonctionnement

Durant ces dernières années, les tensions d'avalanche ont été fortement augmentées, permettant ainsi de polariser les transistors à effet de champ avec des tensions de drain supérieures à 20 V [48] [49] [50].

Ces fortes tensions de polarisation autorisent donc des densités de puissance plus importantes. Cependant, les transistors PHEMTs GaAs ont toujours des densités de puissance très inférieures aux transistors grand gap, de l'ordre de 2W/mm [51][52]. Par conséquent, seuls des amplificateurs à plusieurs transistors peuvent convenir pour des applications de puissance micro-ondes [51][52], avec des tailles de transistor relativement importantes.

IV. Conclusion

Nous avons défini au cours de ce chapitre les différents critères technologiques concernant les matériaux, afin de choisir le plus approprié d'entre eux en vue de l'application que l'on souhaite effectuer. Nous avons également constaté leur influence en terme de puissance et de fréquence de fonctionnement sur les transistors RF. En effet, les performances électriques sont la principale attente du concepteur de circuit et d'amplificateurs RF.

Dans le cas des applications micro-ondes de puissance, les transistors grand gap et tout particulièrement les transistors HEMTs GaN semblent être les meilleurs candidats, car ils combinent à la fois des performances remarquables de puissance et de fréquence. En guise de rappel, une densité de puissance supérieure à 30 W/mm à 10 GHz a été mesurée sur un transistor HEMT AlGaIn/GaN ayant une structure avec field plate.

Cependant, ces transistors issus d'une technologie récente possèdent encore quelques défauts limitant leurs performances. Le chapitre suivant se consacre à l'étude de ces effets parasites limitatifs, ainsi qu'à l'examen de leurs répercussions sur les performances en puissance des transistors à effet de champ.

Bibliographie

- [1] Produced by the IEE, **Inspec**[®] is the leading English-language bibliographic information service providing access to the world's scientific and technical literature in physics, electrical engineering, electronics, communications, control engineering, computers, computing, information technology, manufacturing and production engineering
- [2] O. Ambacher, "Growth and applications of group III-nitrides", Journal of Physics D (Applied Physics), vol. 31, pp. 2653-2710, 1998
- [3] S.M. Sze, "Physics of Semiconductor Devices", 2nd Edition, 1981, ISBN 0-471-09837-X
- [4] Nima Ghalichechian, "Silicon Carbide Overview of Physical Properties and Thin Film Deposition", ENEE793, Solid State Electronics Fall 2002
- [5] S.M. Sze, "Semiconductor Devices - Physics and Technology", 1985, ISBN 0-471-87424-8
- [6] Raúl-Andrés Bianchi, "Techniques de conception des circuits intégrés analogiques pour des applications en haute température, en technologies sur substrat de silicium", Thèse de doctorat de l'Institut National Polytechnique de Grenoble, Discipline: Microélectronique, 21 Octobre 1999
- [7] Sang-Kwon Lee, "Processing and Characterization of Silicon Carbide (6H- and 4H-SiC) Contacts for High Power and High Temperature Device Applications", PhD Dissertation, KTH, Royal Institute of Technology, Department of Microelectronics and Information Technology, Device Technology Laboratory, Stockholm 2002
- [8] Olivier Bonnaud, "Physique des Solides, des Semiconducteurs et Dispositifs", Institut d'Electronique et de Télécommunications de Rennes, Juin 2003
- [9] Giacinta Parish, "Growth and Characterization of Aluminum Gallium Nitride/Gallium Nitride Ultraviolet Detectors", dissertation of PhD in Electrical
- [10] Frank Schwierz, "Wide Bandgap and Other Non-III-V RF Transistors: Trends and Prospects", ASU Tempe – 25 March 2004
- [11] M. S. Shur, GaN and related materials for high power applications, in Symposium Proceedings of Material Research Society, Symposium E, Fall 1997
- [12] Jian Xu, "AlGaN/GaN High-Electron-Mobility-Transistors Based Flip-chip Integrated Broadband Power Amplifiers", PhD Dissertation, ECE Technical Report, December 2000, Department of Electrical and Computer Engineering, University of California, Santa Barbara, CA 93106

- [13] Huili Xing, "Growth, fabrication and characterization of Gallium Nitride based bipolar transistors", dissertation of PhD in Electrical and Computer Engineering, UNIVERSITY OF CALIFORNIA, Santa Barbara, June 2003
- [14] Jae-Sung Rieh; Liang-Hung Lu; Katehi, L.P.B.; Bhattacharya, P.; Croke, E.T.; Ponchak, G.E.; Alterovitz, S.A.; "X and Ku-band Amplifiers Based on Si/SiGe HBTs and Micromachined Lumped Components", Microwave Theory and Techniques, IEEE Transactions on , Volume: 46 Issue: 5 , May 1998, Page(s): 685 –694
- [15] Heinemann, B.; Knoll, D.; Barth, R.; Bolze, D.; Blum, K.; Drews, J.; Ehwald, K.-E.; Fischer, G.G.; Kopke, K.; Kruger, D.; Kurps, R.; Rucker, H.; Schley, P.; Winkler, W.; Wulf, H.-E.; "Cost-effective high-performance high-voltage SiGe:C HBTs with 100 GHz fT and BVCEO × fT products exceeding 220 VGHz" Electron Devices Meeting, 2001. IEDM Technical Digest. International , 2-5 Dec. 2001, Page(s): 15.6.1 -15.6.4
- [16] Jeng, S.J.; Jagannathan, B.; Rieh, J.-S.; Johnson, J.; Schonenberg, K.T.; Greenberg, D.; Stricker, A.; Chen, H.; Khater, M.; Ahlgren, D.; Freeman, G.; Stein, K.; Subbanna, S.; "A 210-GHz fT SiGe HBT with a non-self-aligned structure", Electron Device Letters, IEEE , Volume: 22 Issue: 11 , Nov. 2001, Page(s): 542 –544
- [17] Wang, N.L.; Dunnrowicz, C.; Chen, X.; Ma, W.; Chau, H.F.; Sun, X.; Chen, Y.; Lin, B.; Lo, I.L.; Huang, C.H.; Yang, M.H.T, "High Efficiency 28V Class AB InGaP/GaAs HBT MMIC Amplifier with Integrated Bias Circuit", Microwave Symposium Digest, 2003 IEEE MTT-S International , Volume: 2 , 8-13 June 2003, Page(s): 707 –710, vol.2
- [18] Kurpas, P.; Maassdorf, A.; Doser, W.; Heymann, P.; Janke, B.; Schnieder, F.; Blanck, H.; Auxemery, P.; Pons, D.; Heinrich, W.; Wurfl, J.; " 0 W GaInP/GaAs power HBTs for base station applications", Electron Devices Meeting, 2002. IEDM '02. Digest. International , 8-11 Dec. 2002, Page(s): 681 –684
- [19] Heckmann, S.; Sommet, R.; Nebus, J.-M.; Jacquet, J.-C.; Floriot, D.; Auxemery, P.; Quere, R; "Characterization and modeling of bias dependent breakdown and self-heating in GaInP/GaAs power HBT to improve high power amplifier design", Microwave Theory and Techniques, IEEE Transactions on , Volume: 50 Issue: 12 , Dec. 2002, Page(s): 2811 –2819
- [20] Sawdai, D.; Yang, K.; Hsu, S.S.-H.; Pavlidis, D.; Haddad, G.I.; "Power performance of InP-based single and double heterojunction bipolar transistors", Microwave Theory and Techniques, IEEE Transactions on , Volume: 47 Issue: 8 , Aug. 1999, Page(s): 1449 –1456

- [21] A.G Baca, P.C Chang, F.H. Klem et al, "Vertical AlGaAs/GaAs heterojunction bipolar transistors with 106V breakdown", *Solid-State Electronic* (2001): pp 721-725
- [22] D. Hill, HQ Tsern, T. Kim and M Tutt, "Single-chip 30W CW AlGaAs/GaAs heterojunction bipolar transistor at 3GHz", *Proc GaAs IC Symp* (1996): pp 229-232
- [23] T. Johansson, J. Soderstrom, L.F. Eastman et al, "A Study of L-band GaAlAs/GaAs HBTs for High Voltage RF Power", *International Journal of Electronics* Vol 87, No 4 (2000): pp 497-510
- [24] Sylvain Heckmann, "Contribution au Developpement d'une Filiere de Transistors Bipolaires a Heterojonction de tres Forte Puissance en Bandes L et S pour Applications de Telecommunications Civiles et Radar", Thèse de doctorat, Discipline : Electronique des Hautes Fréquences et Optoélectronique, Spécialité : Télécommunications, Université de Limoges, Octobre 2003
- [25] J. Pankove, S.S. Chang, H.C. Lee, R.J. Moustakas, B. Van Zeghbroeck, "GaN/SiC HBT", *Int. Electron Devices Meet Tech. Dig.* '94
- [26] S. Estrada, "The First Wafer-fused AlGaAs-GaAs-GaN Heterojunction Bipolar transistor", 2003 *Materials Research Society Symp.* Vol.743 L12.10.1- L12.10.6
- [27] Huili Xing, Student Member, IEEE, Prashant M. Chavarkar, Member, IEEE, Stacia Keller, Steven P. DenBaars, Member, IEEE, and Umesh K. Mishra, Fellow, IEEE, "Very High Voltage Operation (>330 V) With High Current Gain of AlGaN/GaN HBTs", *IEEE Electron Device Letters*, VOL. 24, NO. 3, March 2003
- [28] J. Olsson, N. Rorsman et L. Vestling et al., "1W/mm Power Density at 3.2GHz for a Dual-Layer RESURF LDMOS Transistor", *IEEE Electron Device Letters* Vol 43, No 4 (Avril 2002)
- [29] Brech, H.; Burger, W.; Dragon, C.; Pryor, B.; "Voltage optimization for state of the art RF-LDMOS for 2.1 GHz W-CDMA cellular infrastructure applications", *Microwave Symposium Digest, 2003 IEEE MTT-S International* , Volume: 1 , 8-13 June 2003 Page(s): 209 -212 vol.1
- [30] W. L Pribble, J.W. Palmour, S.T. Sheppard, R.P. Smith, S.T. Allen et al, "Application of SiC and GaN HEMTs in Power Amplifier Design", *EEE, MTT-S International Microwave Symposium*, 2002, pp.1819-1822
- [31] S.T. Allen, W.L. Pribble, R.A. Sadler, T.S. Al Corn, Z. Ring et J.W. Palmour, "Progress in High Power SiC Microwave MESFETs", *IEEE, MTT-S International Microwave Symposium Digest*, June 1999

- [32] W.L. Pribble, J.W. Palmour, S.T. Sheppard, R.P. Smith, S.T. Allen, T.J. Smith et al, "Application of SiC and GaN HEMTs in Power Amplifiers Design", IEEE, MTT-S International Microwave Symposium Digest, June 2002, pp.1819-1822
- [33] H. George Henry, Member, IEEE, Godfrey Augustine, Member, IEEE, Gregory C. DeSalvo, Senior Member, IEEE, Ronald C. Brooks, Robert R. Barron, Member, IEEE, James D. Oliver, Jr., Senior Member, IEEE, Alfred W. Morse, Member, IEEE, Bradley W. Veasel, Member, IEEE, Paul M. Esker, Member, IEEE, and R. Chris Clarke, Senior Member, IEEE, "S-Band Operation of SiC Power MESFET With 20 W (4.4 W/mm) Output Power and 60% PAE", IEEE Transactions on Electron Devices, VOL. 51, NO. 6, June 2004
- [34] Y. F. Wu, B. P. Keller, S. Keller, D. Kapolnek, S. P. Denbaars, and U. K. Mishra, "Measured microwave power performance of AlGaIn/GaN MODFET," IEEE Electron Device Lett., vol. 17, pp. 455–457, 1996
- [35] T. Kikkawa et al, "An Over 200-W Output Power GaN HEMT Push-Pull Amplifier with High Reliability", IEEE MTT-S Digest, pp.1347-1350, 2004
- [36] Wu Lu, Member, IEEE, Jinwei Yang, M. Asif Khan, and Ilesanmi Adesida, Fellow, IEEE, "AlGaIn/GaN HEMTs on SiC with over 100 GHz fT and Low Microwave Noise", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 48, NO. 3, March 2001
- [37] V. Kumar, W. Lu, R. Schwindt, A. Kuliev, G. Simin, J. Yang, M. Asif Khan, and Ilesanmi Adesida, Fellow, IEEE, "AlGaIn/GaN HEMTs on SiC With fT of Over 120 GHz", IEEE Electron Device Letters, VOL. 23, NO. 8, August 2002
- [38] S. T. Sheppard, K. Doverspike, W. L. Pribble, S. T. Allen, J. W. Palmour, L. T. Kehias, T.J. Jenkins, "High-power microwave AlGaIn/GaN HEMTs on semi-insulating silicon carbide substrates," IEEE Electron Device Lett., vol. 20, pp. 161-163, Apr. 1999
- [39] C. Charbonniaud, T. Gasseling, S. De Meyer, R. Quéré, J.P. Teysier, D. Barataud, J.M Nébus, T. Martin, B. Grimbert, V. Hoel, N. Caillas, E. Morvan, "Power Performance Evaluation of AlGaIn/GaN HEMTs through Load Pull and Pulsed I-V Measurements", GAAS 2004, 11-12 Oct, 2004 Amsterdam
- [40] A. Minko, V. Hoël, E. Morvan, B. Grimbert, A. Soltani, E. Delos, D. Ducatteau, C. Gaquière, D. Théron, J. C. De Jaeger, H. Lahreche, L. Wedzikowski, R. Langer, and P. Bove, "AlGaIn-GaN HEMTs on Si With Power Density Performance of 1.9 W/mm at 10 GHz", IEEE Electron Device Letters, VOL. 25, NO. 7, pp. 453–455, July 2004

- [41] W. Johnson, *Member, IEEE*, E. L. Piner, A. Vescan, *Member, IEEE*, R. Therrien, P. Rajagopal, J. C. Roberts, *Member, IEEE*, J. D. Brown, *Member, IEEE*, S. Singhal, and K. J. Linthicum, "12 W/mm AlGaIn–GaIn HFETs on Silicon Substrates", *IEEE Electron Device Letters*, VOL. 25, NO. 7, pp. 459–461, July 2004
- [42] K. K. Chu, P. C. Chao, M. T. Pizzella, R. Actis, D. E. Meharry, K. B. Nichols, R. P. Vaudo, X. Xu, J. S. Flynn, J. Dion, and G. R. Brandes, "9.4-W/mm Power Density AlGaIn–GaIn HEMTs on Free-Standing GaIn Substrates", *IEEE Electron Device Letters*, VOL. 25, NO. 9, September 2004
- [43] Yi-Feng Wu, *Member, IEEE*, David Kapolnek, James P. Ibbetson, Primit Parikh, *Member, IEEE*, Bernd P. Keller, and Umesh K. Mishra, *Fellow, IEEE*, "Very-High Power Density AlGaIn/GaIn HEMTs", *IEEE Transactions on Electronic Devices*, VOL. 48, NO. 3, March 2001
- [44] A. CHINI ; D. BUTTARI ; R. COFFIE ; S. HEIKMAN ; S. KELLER ; U.K. MISHRA, "12W/mm power density AlGaIn/GaIn HEMTs on sapphire substrate", *Electronics Letters*, Vol. 40, No 1, January 2004
- [45] Y. F. Wu, A. Saxler, M. Moore, P. Smith, S. Sheppard, P. M. Chavarkar, T. Wisleder, U. K. Mishra, and P. Parikh, "30-W/mm GaIn HEMTs by field plate optimization", *IEEE Electron Device Lett*, vol. 25, pp. 117–119, Mar. 2004
- [46] C.-L. Chen, L. J. Mahoney, M. J. Manfra, F. W. Smith, D. H. Temme, and A. R. Calawa, "High-breakdown-voltage MESFET with a low-temperature grown GaAs passivation layer and overlapping gate structure", *IEEE Electron Device Letters*, vol. 13, pp. 335-337, 1992
- [47] Huili Xing, Y. Dora, A. Chini, S. Heikman, S. Keller, and U. K. Mishra, *Fellow, IEEE*, "High Breakdown Voltage AlGaIn–GaIn HEMTs Achieved by Multiple Field Plates", *IEEE Electron Device Letters*, VOL. 25, NO. 4, April 2004
- [48] K. Matsunaga, K. Ishikura, I. Takenaka, W. Contrata, A. Wakejima, K. Ota, M. Kanamori, and M. Kuzuhara, "A Low-Distortion 230W GaAs Power FPFET Operated at 22V for Cellular Base Station", 2000 IEDM Technical Digest, pp. 393-396
- [49] N. Sakura, K. Matsunaga, K. Ishikura, I. Takenaka, K. Asano, N. Iwata, M. Kanamori, and M. Kuzuhara, "100W L-Band GaAs Power FP-HFET Operated at 30V", 2000 IEEE MTT-S Digest, pp. 1715-1718
- [50] K. Inoue et al., "A High Gain L-band GaAs FET Technology for 28V operation", to be reported at IMS2004

- [51] M. Nagahara, K. Inoue, S. Sano, H. Takahashi, and S. Takase, "A 28V 250W GaAs Power FET with High Gain of 15.5dB for W-CDMA Base Stations", IEEE MTT-S Digest, pp.1359-1362, 2004
- [52] B. M. Green, E. Lan, P. Li, O. Hartin, C. A. Gaw, M. CdeBaca, E. M. Johnson, L. S. Klingbeil, P. Fisher, J. Kim, D. Maurer, B. Knappenberger, M. Miller, C.E. Weitzel, "A High Power Density 26 V GaAs pHEMT Technology", IEEE MTT-S Digest, pp.817-820, 2004

Chapitre 2 : Caractérisation des effets dispersifs de la température et des pièges dans les transistors à effet de champ

I. Introduction

Nous avons vu au cours du Chapitre 1 que les transistors HEMTs AlGaIn/GaN ont des potentialités remarquables en terme de génération de puissance aux fréquences micro-ondes.

Cependant, cette forte génération de puissance va entraîner un échauffement du transistor, la vitesse de saturation des porteurs va diminuer à son tour entraînant une diminution de la puissance de sortie et de la fréquence de transition jusqu'à atteindre un état établi. Ce sont ces phénomènes dus à la thermique que nous allons commencer par étudier. Afin de représenter la température de fonctionnement de manière électrique, nous établirons un modèle de circuit thermique à base de cellules RC.

De plus, la technologie récente de ces transistors HEMTs n'est pas sans défauts. Cela se traduit par les effets de pièges qui eux aussi affectent considérablement la puissance de sortie des transistors (gate-lag, drain-lag). Nous étudierons ces phénomènes dans un deuxième temps. Lors des nombreuses campagnes de mesures effectuées, différents types de transistors ont été caractérisés, en particulier des transistors PHEMTs GaAs où un effet « kink » important est apparu. L'étude de ce phénomène basée sur l'analyse des courants obtenus par la mesure fera l'objet de la troisième partie de ce chapitre.

La difficulté essentielle est de pouvoir étudier de façon séparée ces phénomènes afin de voir précisément l'impact de la thermique ou des effets des pièges sur la puissance de sortie. Cela est rendu possible grâce à différentes méthodes de caractérisation basées sur un banc de mesures en mode impulsionnel.

II. Principe de fonctionnement des transistors HEMTs

[53], [3],[24], [56], [57].

Le transistor à effet de champ à hétéro-jonction ou HEMT est un composant dont le fonctionnement est proche du MESFET. La différence essentielle entre les MESFETs et les HEMTs se situe au niveau du principe même du contrôle du courant dans le canal. Alors que dans le cas du MESFET, l'électrode de grille contrôle la section de canal disponible pour la conduction, dans le cas du HEMT, elle contrôle la concentration des porteurs dans une zone non dopée qui constitue le canal du transistor. Pour commencer cette étude, nous allons premièrement aborder le principe de fonctionnement d'un transistor HEMT «classique» de type AlGaAs/GaAs, puis celui du transistor HEMT AlGaN/GaN dans lequel interviennent des phénomènes de polarisation complexes.

II.A. Le transistor HEMT AlGaAs/GaAs

Dans sa forme originelle, on a fait croître une couche non intentionnellement dopée (notée NID) de GaAs suivie d'une couche de AlGaAs fortement dopée N^+ . La Figure 35 représente le diagramme de bandes d'énergie de l'hétérostructure AlGaAs / GaAs avant contact.




Figure 35 : Diagramme de bandes d'énergie de deux matériaux de gap différents (AlGaAs et GaAs)

On définit alors :

- (1) $\chi_i = \phi_{vide} - E_{ci}$ est l'affinité électronique du matériau, avec $i = 1,2$
- (2) $\phi_i = \phi_{vide} - E_{fi}$ est le travail de sortie, avec $i = 1,2$
- (3) $\Delta E_c = E_{c1} - E_{c2}$ est la discontinuité des bandes de conduction
- (4) $\Delta E_v = E_{v2} - E_{v1}$ est la discontinuité des bandes de valence
- (5) $\Delta E_g = E_{g1} - E_{g2}$ est la discontinuité des gaps d'énergie
- (6) $q \cdot V_{bi} = E_{f1} - E_{f2}$ est la différence des niveaux de Fermi où V_{bi} est le potentiel de diffusion (built in) de la jonction Schottky

D'après les règles d'Anderson, lorsque les deux matériaux sont assemblés (Figure 36) et après équilibre thermodynamique, les niveaux de Fermi doivent s'aligner et le niveau du vide ne peut subir de discontinuité. Il en résulte des discontinuités des bandes de conduction et de valence à l'interface avec :

$$(7) \quad \Delta E_c \approx \chi_2 - \chi_1 = \Delta\chi$$

$$(8) \quad \Delta E_v \approx \Delta E_g - \Delta\chi$$




Figure 36 : Diagramme de bandes d'une hétéro-jonction

Il se crée un puits de potentiel dont le fond se trouve au-dessous du niveau de Fermi. Dans le matériau AlGaAs fortement dopé N^+ , des électrons en provenance de la partie dopée s'accumulent dans le puits de potentiel en franchissant le pic d'énergie ΔE_c par effet tunnel. Le puits de potentiel, dont la largeur est de quelques dizaines d'Å, et la longueur d'onde associée à l'électron dans ce puits sont du même ordre de grandeur. On dit alors que l'électron a un comportement quantique et on parle de gaz bidimensionnel d'électrons (noté 2DEG) pour qualifier le courant dans cette structure.

La bande de conduction du matériau à plus faible gap est courbée et traverse le niveau de Fermi de la structure. De ce niveau va dépendre la concentration des porteurs dans le puits quantique qui regroupe toutes les charges libres responsables de la conduction dans le matériau GaAs formant ainsi le canal.

La modulation de la densité d'électrons dans le canal est réalisée par le pilotage de la tension de grille (Figure 37) via le contact Schottky grille/AlGaAs. Lorsque la tension V_{GS} est faible et égale

à la tension de pincement, la bande de conduction est au-dessus du niveau de Fermi : il n'y a pas de porteurs dans le puits de potentiel, le courant de sortie est donc nul, et le transistor est bloqué. Lorsque la tension V_{GS} augmente, le bas de la bande de conduction passe au-dessous du niveau de Fermi dans la zone non intentionnellement dopée. La profondeur du puits augmente ainsi que le nombre de porteurs dans ce puits situé sous l'hétéro-interface AlGaAs/GaAs.




Figure 37 : influence de la tension de grille sur la bande d'énergie de conduction

Par contre, lorsque V_{gs} devient très grand, le bas de la bande de conduction dans la zone AlGaAs se trouve au-dessous du niveau de Fermi. Un courant « MESFET parasite » vient se rajouter au courant HEMT principal. De ce fait, la commande du courant drain-source n'est plus aussi efficace car une partie de ce courant est localisée dans l'AlGaAs, qui a des propriétés de transport moins intéressantes que le GaAs non intentionnellement dopée. Ceci explique la détérioration de la transconductance gm , qui a une forme en cloche lorsqu'on la trace en fonction de la tension de grille.

L'intérêt majeur des transistors HEMTs est que les ions donneurs, qui sont dans la couche barrière AlGaAs, sont spatialement isolés des électrons confinés dans le puits quantique.

L'interaction Coulombienne électrons-ions en est fortement réduite. Cela constitue la principale cause de l'amélioration de mobilité dans le canal du HEMT qui est beaucoup plus forte que dans un canal volumique de MESFET

II.B. Le transistor HEMT AlGa_N/Ga_N

Dans le cas des transistors HEMT AlGa_N/Ga_N, la couche AlGa_N placée au-dessus du canal peut ne pas être dopée, à la différence de la couche AlGaAs dopée N⁺ dans les transistors HEMTs AlGaAs/GaAs. L'accumulation des électrons dans le canal est le résultat de l'effet cumulé de la polarisation spontanée présente dans les matériaux AlGa_N et Ga_N, mais aussi de la polarisation piézoélectrique dans l'AlGa_N.

La polarisation spontanée est la polarisation du matériau relaxé. Dans le cas d'une croissance de la couche AlGa_N avec une polarité Gallium, la direction de la polarisation spontanée de la couche AlGa_N sera orientée vers le substrat (sens inverse pour une polarité azote).

La polarisation piézoélectrique provient de la différence de maille entre les deux matériaux formant l'hétérostructure. Cette différence de maille engendre des contraintes dans le cristal d'AlGa_N provoquant l'apparition d'un champ électrique. La direction de la polarisation piézoélectrique sera orientée vers le substrat pour une extension des mailles de la couche AlGa_N, et sera orientée en sens inverse pour une compression des mailles de la couche AlGa_N.

L'addition de tous ces champs provoque l'apparition d'un nombre important de charges positives côté AlGa_N (polarité Gallium), ainsi que la courbure des bandes d'énergie. Cette densité de charge positive doit être compensée par une densité de charge négative, condition de neutralité électrique oblige, d'où l'apparition d'électrons libres à l'interface AlGa_N/Ga_N côté Ga_N (gaz d'électrons).

De la même manière que dans les transistors HEMTs GaAs, la modulation de la densité d'électrons dans le canal est réalisée par le contrôle de la tension de grille via le contact Schottky (Figure 38).




Figure 38 : bande de conduction de l'hétéro-structure AlGaIn/GaN

La polarisation piézoélectrique est un phénomène également présent dans les matériaux III-V (HEMT AlGaAs/GaAs), mais à des amplitudes beaucoup plus faibles que dans les matériaux à base de nitrure. Par contre il n'y a pas de polarisation spontanée du fait de la structure cubique du GaAs. C'est pour ces raisons qu'il est nécessaire de doper fortement la couche AlGaAs, afin d'avoir une densité de courant acceptable dans le canal.

La concentration d'Aluminium dans la couche AlGaIn a pour effet d'augmenter l'extension des mailles et donc d'accroître la densité de porteurs dans le canal. Cependant, celle-ci est limitée à environ 30% pour essentiellement deux raisons :

- l'augmentation de la concentration d'Al entraîne un nombre croissant de défauts dans le réseau cristallin,
- l'augmentation de la concentration d'Al entraîne une baisse de la mobilité du gaz d'électrons car celui-ci s'étend dans la couche AlGaIn.

Nous présentons à la Figure 39 une vue en coupe simplifiée d'un transistor HEMT AlGaIn/GaN.




Figure 39 : vue en coupe d'un transistor HEMT AlGaN/GaN

III. Banc de mesures en mode impulsionnel

La mesure en régime impulsionnel est un outil indispensable pour la caractérisation des transistors micro-ondes. En effet, elle permet de s'affranchir en grande partie des problèmes d'auto-échauffement du transistor (Figure 40), mais aussi dans le cas des transistors à effet de champ, de visualiser les effets parasites de pièges (Figure 41), et surtout de pouvoir séparer les deux phénomènes afin de pouvoir les analyser finement. De plus, il est souhaitable de pouvoir caractériser les transistors dans toutes les régions où ils sont susceptibles de fonctionner. Les zones d'avalanche et de forte conduction de grille sont mesurables en régime pulsé, mais sont impossibles à mesurer en continu sans éviter la détérioration ou la destruction du composant.

Ainsi, grâce à ce banc IV et paramètres [S] en mode impulsionnel, des modèles très élaborés de transistors peuvent être réalisés. C'est pourquoi ce type de banc a été développé dans notre équipe il y a une quinzaine d'années, ce qui a donné lieu à de nombreuses thèses et publications [58], [59], [60], [61], [62], [63], [64], [65].




Figure 40 : influence de la polarisation sur le courant de sortie d'un transistor HEMT $8 \times 125 \mu\text{m}$ AlGaN/GaN sur substrat SiC pour une même température de socle (22°C) ; courbe rouge \Rightarrow polarisation continue, courbe verte \Rightarrow polarisation pulsée




Figure 41 : influence de la polarisation de repos sur le courant de sortie d'un transistor HEMT $8 \times 125 \mu\text{m}$ AlGaN/GaN sur substrat SiC pour une même puissance dissipée ($=0 \text{ W}$) et pour une même température de socle (22°C) ; courbe rouge $\Rightarrow V_{gs0} = -8 \text{ V}$ et $V_{ds0} = 0 \text{ V}$, courbe verte $\Rightarrow V_{gs0} = V_{ds0} = 0 \text{ V}$

III.A. Banc de mesures I(V) en régime impulsionnel

A.1. Principe

Le principe de la mesure en pulse est présenté à la Figure 42 : il consiste à décrire l'ensemble du réseau I(V) par des mesures quasi-isothermes en appliquant de brèves impulsions autour d'un point de polarisation de repos choisi. Le point de polarisation de repos est assuré par les niveaux de tensions V_{gs0} et V_{ds0} . Il en résulte un courant de polarisation I_{ds0} . Les impulsions, dont les niveaux sont représentés par V_{gsi} , I_{gsi} , V_{dsi} et I_{dsi} , décrivent l'ensemble des caractéristiques de sortie et d'entrée du transistor.

Afin de satisfaire aux conditions énoncées en introduction, les durées et la récurrence des impulsions doivent répondre aux spécifications suivantes :

- la durée des impulsions doit être suffisamment grande pour atteindre l'état établi, permettant une mesure précise des tensions et des courants ;
- la durée de l'impulsion doit être suffisamment brève pour que la température n'ait quasiment pas le temps de changer (température de jonction = température de socle), quel que soit le niveau de puissance injectée au transistor durant l'impulsion ;
- le temps hors impulsion, où le transistor est soumis au point de polarisation, doit être très grand devant la durée des impulsions : l'état thermique moyen est alors uniquement piloté par le point de polarisation de repos.




Figure 42 : principe des mesures $I(V)$ en mode impulsionnel

Notons que la répartition des points de mesure dans une courbe est basée sur le principe de la dichotomie récursive [59], [66]. L'avantage de cette méthode réside dans la disposition pertinente des points de mesure nécessaires pour la description d'une courbe, ainsi qu'un temps de mesures optimisé.

A.2. Matériels utilisés

La Figure 43 présente l'organisation matérielle du banc en régime impulsionnel développé dans notre laboratoire. Les deux parties principales constituant notre système sont :

- les générateurs d'impulsions (HP 8110 et HP 8114) autorisant des mesures jusqu'à 100V et 2A (droite de charge de 50 Ω),
- le système d'acquisition des données constitué par un oscilloscope numérique séquentiel de précision (Tektronix 11402 ayant 14 bits d'acquisition avant moyennage).

L'impédance interne des générateurs d'impulsions étant de 50Ω , elle est adaptée aux limites du D.U.T (*Device Under Test*). par des résistances extérieures (réseaux d'adaptation). Ces réseaux d'adaptation sont connectés entre les générateurs d'impulsions et le dispositif sous test. Ils constituent donc des « générateurs de Thévenin virtuels » et assurent les rôles suivants :

- le réseau d'adaptation en entrée permet, par l'intermédiaire d'une résistance série, de mesurer le courant d'entrée du transistor et d'augmenter la résolution du générateur utilisé ;

- le réseau d'adaptation en sortie a pour rôle d'assurer la protection du composant en imposant une droite de charge du générateur virtuel limitant ainsi le courant.

Il est à noter que ces réseaux d'adaptation sont primordiaux, car le fait de caractériser des transistors RF, donc des transistors très rapides, dans des zones très critiques nécessite une limitation rapide et efficace des tensions et des courants, fonction que les appareils de mesure à limitation par rétro-action ne peuvent remplir.

Ce banc en régime impulsionnel dispose aussi d'une table sous pointe avec une enceinte thermique. Ainsi, il est possible de contrôler la température de jonction du transistor de deux manières différentes. La première solution consiste à jouer sur la puissance dissipée via le point de polarisation, en maintenant la température. La deuxième solution est le contrôle simultané de la puissance dissipée du transistor et la température de socle par le biais d'un « chuck » régulé en température (-65 à +200°C).




Figure 43 : banc de mesures I(V) en mode impulsionnel

III.B. Banc de mesures I(V) et paramètres [S] en régime impulsionnel

B.1. Principe

Le principe de la mesure des paramètres [S] en mode impulsionnel consiste à venir superposer sur l'état établi des impulsions I(V) une onde RF de faible signal. Comme cela peut être vu à la Figure 44, à chaque point de mesure des caractéristiques I(V) correspond une mesure de paramètres [S]. Typiquement, pour un pulse DC de 400 ns, on choisit un pulse RF de durée égale à 250 ns centré dans l'impulsion DC de façon à être hors de la zone des « overshoots ». Ces mesures nous permettent d'acquérir les paramètres petit signal autour d'un point de polarisation instantané (V_{gsi} , V_{dsi}) dans toute la zone d'utilisation possible du transistor, et ceci pour un état thermique et de pièges fixés par le point de repos (comme ce sera expliqué dans la suite).

L'intérêt des paramètres [S] pulsés est bien sûr de connaître les valeurs exactes des paramètres petits signaux pour chaque point du réseau I(V) mesuré lui aussi en régime pulsé, mais aussi

d'avoir ces données sur la totalité du domaine de fonctionnement du composant. Ces paramètres [S] ainsi mesurés permettront l'extraction des paramètres des modèles comme nous le verrons par la suite.




Figure 44 : principe des mesures I(V) et paramètres [S] en régime impulsionnel

B.2. Matériels utilisés

Le banc de mesures I(V) et paramètres [S] pulsés reprend l'architecture du banc I(V) pulsé où se greffe un analyseur de réseau vectoriel et des tés de polarisations spécifiques (Figure 45), le tout piloté par un logiciel dédié, développé à l'IRCOM.




Figure 45 : banc de mesures I(V) et paramètres [S] en mode impulsionnel

2.a. L'analyseur de réseaux vectoriel

i. L'analyseur de réseaux vectoriel en mode impulsionnel

L'analyseur de réseaux vectoriel fonctionnant en régime pulsé conserve la même structure qu'un analyseur de réseaux vectoriel standard avec une différence majeure au niveau de l'unité de test (mode récepteur). Cet ARV Wiltron 360B (pour Analyseur de Réseaux Vectoriel) permet de faire des mesures petit signal dans la bande 0.5-40 GHz avec une dynamique de 65 dB. En effet, un analyseur de réseau vectoriel classique possède une dynamique de l'ordre de 95 à 100 dB, mais le fait de travailler en mode pulsé fait que cette dynamique chute en fonction du rapport cyclique de la manière suivante :

$$(9) \text{ Pertes dynamiques} = -20 \cdot \text{Log} \left(\frac{\text{réurrence}}{\text{durée de mesure}} \right)$$

ii ----- Etalonnage spécifique de l'analyseur de réseaux vectoriel en mode pulsé

L'analyseur de réseaux vectoriel, comme tout autre appareil de mesure travaillant dans les hautes fréquences doit être étalonné avant d'entreprendre les mesures RF des dispositifs à caractériser. Dans le cas du fonctionnement en mode pulsé, le principe de l'étalonnage reste le même (SOLT, LRM, ...) qu'en mode CW, mais il se fait en mode impulsionnel avec des durées des signaux «*Stimulus*» et «*Profile*» fixées. En effet, si l'étalonnage s'effectuait en mode CW ou si nous changions la période ou la durée des impulsions, le calibrage serait détérioré car la linéarité des mélangeurs sur une grande plage de dynamique n'est pas parfaite.

L'autre particularité du calibrage provient du niveau de puissance RF à injecter sur les accès du composant. Cette seconde spécificité est propre à notre démarche d'étalonnage, car ceci peut très bien être appliqué à une procédure d'étalonnage en mode CW. Dans le cas de la mesure petit signal d'un transistor, il est impératif de conserver un niveau de puissance faible sur toute la bande de fréquence à analyser. Pour un niveau de puissance de source RF donné, la puissance RF dans les plans du D.U.T diminue avec la fréquence à cause des pertes dans le test-set, les câbles et les connecteurs. Une puissance RF trop faible dans les plans du D.U.T. va affecter la précision des mesures en raison du plancher de bruit inhérent à tout appareil de mesure. Une puissance RF trop forte dans les plans du D.U.T. va générer des harmoniques lors de la mesure de dispositifs actifs, et nous sortons alors du formalisme des paramètres [S]. En conséquence, un réglage de la puissance RF est fait pour chaque fréquence, de façon à générer une table de correction du niveau de la source : nous disposons ainsi dans les plans du D.U.T. d'une puissance constante sur l'ensemble de la bande de fréquence désirée (mesures au Powermeter).

2.b. Les tés de polarisations

La mesure des paramètres [S] pulsés devant être faite en chaque point du réseau I(V), le banc de mesure I(V) est relié à l'analyseur de réseau vectoriel grâce aux tés de polarisation qui doivent laisser passer les impulsions DC. Les tés de polarisation (HP 11612A) permettent de réaliser cela car comme la plupart des tés de polarisation, ils sont spécifiés en bande passante RF, en taux d'ondes stationnaires, en courant/tension continu mais aussi en bande passante sur l'accès de polarisation [0-150 MHz].

III.C. Conclusion

Les mesures de caractéristiques $I(V)$ et de paramètres $[S]$ pulsés fournissent une caractérisation électrique assez complète du composant à modéliser, qui comprend toutes les régions susceptibles d'être parcourues par le transistor lors de son fonctionnement dans un circuit.

De plus, cette caractérisation est isotherme : l'état thermique doit correspondre à celui que le transistor aura pendant une application particulière (amplification de puissance, ...). Enfin, le niveau d'ionisation des pièges étant fixé par le point de polarisation de repos, il doit être le même entre la caractérisation et le fonctionnement normal, afin de s'affranchir de son éventuelle influence.

IV. Les effets thermiques dans les transistors HEMTs GaN

IV.A. Introduction

L'état thermique d'un composant résulte de la température ambiante et de l'auto-échauffement du transistor. L'auto-échauffement du transistor se traduit par une puissance dissipée dépendant de la classe de fonctionnement du transistor et des performances de celui-ci vis-à-vis du signal injecté.

Ainsi, lorsque la puissance dissipée augmente, la température augmente, faisant diminuer la mobilité. Cela se traduit par une chute de la puissance de sortie du dispositif ainsi que par une baisse des fréquences de transition et maximale d'oscillation. En clair, une forte élévation de température altère de façon importante les performances des transistors.

Il existe différents moyens de mesures pour évaluer avec plus ou moins de précision la température au sein d'un transistor [67] [68][69]. Cependant dans ce manuscrit, l'ensemble de notre étude thermique sera basée sur des mesures électriques de la température [63][70] appliquées à un transistor HEMT AlGaIn/GaN 8x125 0.25 p35, issu de la plaque QinetiQ 0104C (substrat SiC) « processé » par Daimler Chrysler. Il est à noter que le programme européen TARGET, dans lequel notre laboratoire est impliqué, mène une action pour comparer et corréler différentes techniques de mesure de la température.

Nous rappelons de façon très sommaire que les effets des pièges sont liés essentiellement à l'état de polarisation de repos du composant. C'est pourquoi, afin de dissocier ces deux phénomènes, les transistors sont polarisés avec des tensions de repos $V_{gs} = V_{ds} = 0$ V, lors des mesures pulsées. Dans le cas de mesures en mode continu, le courant de sortie est « transparent » aux effets des pièges car le nombre moyen des électrons capturés est égal au nombre moyen de ceux émis dans le canal.

Les simulations thermiques présentes dans ce manuscrit, ont été réalisées par Olivier Jardel [71] avec le simulateur ANSYS dans le cadre de son stage de D.E.A. de l'Université de Aix Marseille I, réalisé à l'IRCOM. Le transistor utilisé lors de ses travaux est un transistor

HEMT 8x100 0.25 p35, provenant de la même plaque que le 8x125. Le maillage de ce transistor en éléments finis a été réalisé par Jean-claude Jacquet, ingénieur à T.R.T. Thalès.

IV.B. Influence de la température sur les performances électriques d'un transistor HEMT 8x125 μ m AlGa_N/Ga_N sur substrat SiC

B.1. Influence de la température sur l'excursion en courant et sur la transconductance.

Pour débiter cette étude, nous allons nous intéresser à l'impact de la température sur les caractéristiques statiques du transistor HEMT AlGa_N/Ga_N 8x125 QQ0104C. Le banc de mesures en mode impulsionnel permet d'agir sur la température de deux façons différentes :

- soit par réglage du thermo-chuck, soit par les niveaux des tensions de polarisation de repos (auto-échauffement).

La première méthode (Figure 46) consiste tout d'abord à mesurer le transistor avec des impulsions ayant respectivement une durée et une période de 400 ns et 10 μ s en fixant le socle à 22°C, puis à mesurer ce même transistor en mode continu avec la même température d'enceinte (22°C).




Figure 46 : influence de la polarisation sur le courant de sortie du transistor HEMT $8 \times 125 \mu\text{m}$ pour une même température de socle (22°C) ; courbe rouge \Rightarrow polarisation continue, courbe verte \Rightarrow polarisation pulsée

L'ensemble de la caractéristique DC (couleur rouge) est obtenu par variations successives des niveaux continus de polarisation du transistor, et est donc réalisé à des niveaux de puissance dissipée et de température différents ($T \propto P_{diss}$). La température globale du composant est alors la somme de la température de socle et de la température due à son auto-échauffement. Le courant dans un transistor à effet de champ est fonction de la mobilité des porteurs, or celle-ci diminue lorsque la température augmente (cf. chapitre 1), entraînant ainsi une diminution du courant. C'est ce phénomène que nous voyons à la Figure 46.

Dans le cas de la mesure pulsée (couleur verte), la température est seulement fixée par la température de chuck (on considère qu'il n'y a quasiment pas d'auto-échauffement dans le pulse), la mobilité des porteurs n'est plus fonction que de la tension V_{ds} appliquée. L'ensemble

du réseau I(V) est donc obtenu pour une seule et même température : $T_{\text{chuck}}=22^{\circ}\text{C}$. Par conséquent, on retrouve la forme classique du courant de sortie des transistors à effet champ.

La seconde méthode (Figure 47) consiste à mesurer le transistor avec des impulsions ayant respectivement une durée et une période de 400 ns et 10µs en fixant le socle à 22°C, puis à le mesurer dans les mêmes conditions avec une température de chuck de 100°C.

Dans la Figure 47 a et Figure 47b, nous remarquons une chute importante du courant de sortie lorsque la température augmente. Pour $V_{gs} = +2\text{ V}$ et $V_{ds} = +10\text{ V}$, le courant de drain chute de 150 mA pour une élévation de température de 78°C, il perd environ 10% de sa valeur initiale ; et pour $V_{gs} = -4\text{ V}$ et $V_{ds} = +25\text{ V}$, le courant de drain décroît de 210 mA, soit une chute de 25% de sa valeur par rapport à celle enregistrée à 22°C (avec toujours une différence de température de 78°C).

Dans la zone de saturation (pour $V_{ds} \approx 25\text{ V}$), nous constatons que les deux réseaux I(V) sont quasiment parallèles. Ceci s'explique de la façon suivante : si nous considérons qu'il y a peu d'échauffement dans le pulse de courant, la température totale du composant est fixée, pour l'ensemble de l'excursion courant/tension, par la température de socle ; le courant n'est donc régi que par les tensions appliquées à ses bornes.

Dans la zone des faibles courants et fortes tensions, la variation de pente du courant de drain en fonction de la température est due à un autre phénomène : l'effet kink (cf. V.C).

D'après la Figure 47c, nous retrouvons le même phénomène sur la transconductance que sur le courant de sortie décrit précédemment car :

$$(10) \quad gm = \left(\frac{\partial I_{ds}}{\partial V_{gs}} \right)_{V_{ds}}$$

Comme gm correspond à la pente du courant de drain en fonction de V_{gs} pour un V_{ds} donné, et que les courants obtenus pour les températures de 22°C et 100°C sont équidistants pour $V_{ds} = +25\text{ V}$ (Figure 47a), alors $gm_{100^{\circ}\text{C}}$ et $gm_{22^{\circ}\text{C}}$ suivent des trajectoires parallèles (Figure 47b et Figure 47c). Pour $V_{gs} = -5.5\text{ V}$ et $V_{ds} = +25\text{ V}$, la transconductance diminue de 27 mS pour un delta de température de 78°C, soit environ 15% de sa valeur de départ (celle à 22°C).

L'explication donnée ci-dessus est valable jusqu'à $V_{gs} = -4V$ environ. Au delà, nous remarquons un croisement des transconductances où $gm_{22^{\circ}C}$ passe en dessous de $gm_{100^{\circ}C}$. L'explication que nous donnons est la suivante : si nous considérons une mesure des caractéristiques I(V) de sortie en mode continu, la puissance dissipée, pour V_{gs} donnée, augmente en fonction de la tension de drain (Figure 46). Jusqu'à présent, nous avons toujours considéré que la température dans le pulse de courant était égale à la température de chuck (mesures isothermes). Pour rappel, la durée des impulsions est de 400 ns. Or, des simulations thermiques ont montré que dans un transistor de $8 \times 100 \mu m$ de développement de grille avec un « pitch » (écartement entre chaque doigt de grille) de $35 \mu m$ (identique à celui du transistor mesuré) pour une puissance injectée de 5 W/mm, la température du point le plus chaud (milieu du canal) du transistor augmente de $41.5^{\circ}C$ lors des 400 premières nano-secondes (Figure 48). Cela signifie que pour les forts courants et fortes tensions (20 W/mm et au-delà), l'élévation de la température dans le pulse n'est plus du tout négligeable, il y a auto-échauffement du transistor dans le pulse. Nous ne sommes plus dans le cas de mesures isothermiques. Par conséquent, le courant de drain à $22^{\circ}C$ décroît alors plus rapidement que le courant de drain à $100^{\circ}C$ (Figure 47b) car la puissance dissipée est plus importante à $22^{\circ}C$ qu'à $100^{\circ}C$ ($T \propto P_{diss}$), ce qui provoque ce croisement de transconductance (Figure 47c).




Figure 47 : influence de la température de socle sur les paramètres statiques du transistor HEMT

8x125µm pour une même polarisation de repos ($V_{gs0}=V_{ds0}=0V$) : courbe rouge $\Rightarrow T_{chuck}=100\text{ C}$,

courbe verte $\Rightarrow T_{chuck}=22\text{ C}$




Figure 48 : Température du point le plus chaud (milieu du canal), pour chaque doigt, au cours de la première microseconde avec une température de socle de 0°C pour un transistor HEMTs AlGaIn/GaN 8x100 0.25 p35 sur substrat SiC

B.2. Influence de la température sur la fréquence de transition et sur la fréquence maximale d'oscillation.

Nous allons maintenant nous intéresser à l'impact de la température sur les caractéristiques dynamiques du transistor HEMT 8x125 QQ0104C, lorsque celui-ci est soumis à une excitation

RF en régime petit signal. Les mesures des fréquences de transition et maximale d'oscillation présentées sont les valeurs extrinsèques directement issues de la mesure.

Le transistor est polarisé avec des impulsions DC ayant respectivement une durée et une période de 400 ns et 10µs. Nous superposons ensuite une impulsion RF centrée dans l'impulsion DC d'une durée de 250 ns avec une amplitude constante de -15 dBm sur la bande 2-40 GHz (Figure 49). La température de socle est fixée à 22°C.

Ensuite, nous refaisons les mesures dans les mêmes conditions, mais pour une température de socle de 150°C. Dans les deux cas, la polarisation de repos est : $V_{gs0} = V_{ds0} = 0V$. Le point de polarisation instantané considéré pour la suite de cette étude est $V_{gsi} = -4V$ et $V_{dsi} = 28V$. Un étalonnage LRM a été effectué pour chaque température de chuck.




Figure 49 : positionnement et durée de l'impulsion RF dans l'impulsion DC

D'après la Figure 50, nous remarquons que la fréquence de transition chute de 4 GHz lorsque la température passe de 22°C à 150°C : elle passe de 42 GHz à 38 GHz. C'est-à-dire qu'elle perd quasiment 10 % de sa valeur pour un delta de température de 128°C. Cette baisse de la valeur de la fréquence de transition est bien conforme à la théorie, car la fréquence de transition est

proportionnelle à la vitesse de saturation des porteurs. Or, celle-ci décroît lorsque la température augmente.

La conséquence directe de cette baisse de valeur de la fréquence de transition est la diminution du gain en courant. En effet, celui-ci passe de 17.2 à 14.2 pour la fréquence de 2 GHz et de 4.9 à 4.2 pour la fréquence de 8 GHz, soit respectivement une baisse de 17 % à 2 GHz et de 16% à 8GHz pour la même élévation de température (128°C).




Figure 50 : influence de la température sur la fréquence de transition et sur le gain en courant

D'après la Figure 51, nous constatons que la fréquence maximale d'oscillation passe de 50 GHz à 40 GHz pour le même delta de température (128°C). Cela correspond à une baisse de 10 GHz de la fréquence maximale d'oscillation, soit 20 % de sa valeur initiale.

Cette baisse de la valeur de la fréquence maximale d'oscillation est une nouvelle fois conforme à la théorie, car la fréquence maximale d'oscillation est proportionnelle à la racine carrée de la fréquence de transition. Donc, si la fréquence de transition chute quand la température augmente, la fréquence maximale d'oscillation fait de même. En conséquence, la diminution de la fréquence maximale d'oscillation lorsque la température augmente entraîne une chute du gain maximum disponible. Il passe de 22.9 à 21.7 dB pour la fréquence de 2 GHz et de 17 à 16.3 dB pour la fréquence de 8 GHz, soit environ 5 % de pertes sur la bande 2-8 GHz.




Figure 51 : influence de la température sur la fréquence maximale d'oscillation et sur le gain maximum disponible

IV.C. Mesures électriques de la résistance thermique

Jusqu'à présent, nous avons abordé l'impact de la température sur les transistors HEMTs GaN, mais nous n'avons pas encore pu mesurer cette température, si ce n'est lorsque nous imposons celle-ci grâce au chuck thermique. A présent, nous allons mesurer la résistance thermique de façon à pouvoir établir la température du composant quel que soit son niveau de polarisation.

C.1. Définition de la résistance thermique

Les échanges d'énergie thermique entre deux systèmes à deux températures différentes, s'effectuent suivant trois modes de transfert : la conduction, la convection, et le rayonnement.

Dans les circuits électroniques, l'évacuation de la chaleur générée au sein des composants (essentiellement vers la face arrière) s'effectue principalement par conduction. C'est le cas que nous retiendrons pour la suite de cette étude.

Le phénomène de conduction est lié à l'activité atomique ou moléculaire au sein d'un gaz, un liquide ou un solide. Le transfert d'énergie s'effectue des particules les plus énergétiques d'une substance aux particules les moins énergétiques. La conduction dans le cas d'un solide est attribuée à un transfert d'énergie sous la forme de vibrations du réseau cristallin.

Énoncé de la loi de Fourier : dans le cas simple d'un milieu homogène et isotrope, le flux de chaleur conductif défini par unité de surface est directement proportionnel au gradient de la température locale :

$$(11) \quad \vec{q} = -K(T).grad(T) \text{ où } grad(T) \text{ représente le gradient de température dans la direction normale à la surface unitaire, } K \text{ représente la conductivité thermique du matériau (unité } W.K^{-1}.m^{-1}), \text{ qui est fonction de la température}$$

Dans de nombreux cas, la définition de la chaleur dans un matériau bi ou tri-dimensionnel peut être simplifiée à un système à une dimension. Le transfert de chaleur est assimilé au flux à travers une surface définie. La combinaison de la conductivité thermique, de l'épaisseur du matériau et de la surface permet de définir la résistance thermique (notée R_{th}) de la couche. L'équation de diffusion de la chaleur devient alors en régime établi :

$$(12) \quad |\vec{q}| = \frac{\text{grad}(T)}{R_{th}(T)}$$

si l'on intègre cette équation par rapport à la surface, on obtient :

$$(13) \quad P = \frac{\Delta T}{R_{th}(T)} \text{ où } P \text{ est la puissance dissipée en Watts}$$

Ainsi, cette l'équation de la chaleur « simplifiée » nous donne accès à la température du composant grâce à des mesures électriques, comme nous le verrons par la suite.

Remarque : Cette résistance thermique est de façon générale une grandeur non-linéaire en fonction de la température.

C.2. Méthode du courant de grille

La résistance thermique d'un transistor R_{TH} , exprimée en $^{\circ}\text{C}/\text{W}$, permet de caractériser l'élévation de température du composant par rapport à la température d'ambiance lorsque celui-ci est soumis à une excitation électrique.

Le principe de la mesure de la résistance thermique est basé sur la variation de la tension de seuil de la jonction Schottky avec la température [63]. Dans un premier temps, c'est cette méthode que nous allons employer pour déterminer la résistance thermique du transistor HEMT AlGaIn/GaN 8x125 sur substrat SiC.

Nous commençons par calibrer ce « thermomètre électrique » en température par une mesure en mode pulsé (Figure 52) du courant de grille pour deux températures de chuck différentes (22 et 100°C). Les tensions de polarisation de repos V_{gs0} et V_{ds0} sont fixées à 0 V ; la durée des pulses de tension de grille est de 400 ns avec une récurrence de 10 μs . Nous mesurons alors le rapport

$\left| \frac{\Delta T}{\Delta V_{gs}} \right|$ pour un fort courant de grille, de façon à se placer dans la zone où les courbes de diode sont parallèles, et nous obtenons alors : $195^{\circ}\text{C}/\text{V}$.

Ensuite , nous fixons la température de socle à 22°C. Nous recommençons la même opération mais avec deux polarisations de repos différentes, donc deux puissances dissipées différentes

(Figure 53). Nous mesurons alors le rapport $\left| \frac{\Delta V_{gs}}{\Delta P_{diss}} \right|$ pour le même courant I_g et nous obtenons :

0.07 V/W. Nous en déduisons ainsi la valeur de la résistance thermique par la formule suivante :

$$(14) \quad R_{th} = \left| \frac{\Delta T}{\Delta V_{gs}} \cdot \frac{\Delta V_{gs}}{\Delta P_{diss}} \right| = 13.65^\circ C / W$$




Figure 52 : mesure du courant de grille en fonction de la température de socle pour $P_{diss} = 0\text{ W}$




Figure 53 : mesure du courant de grille en fonction de la puissance dissipée pour une même température de socle (22°C)

C.3. Méthode du courant de drain

Cette technique est basée sur la chute du courant dans le canal, due au fait que la mobilité (et donc la vitesse de saturation) des porteurs diminue lorsque la température augmente.

Pour mettre en place cette expérience, nous réalisons deux jeux de mesures dans des conditions de polarisation différentes avec deux températures de socle différentes.

La première mesure est effectuée en mode continu avec une température de chuck de 20°C , et la seconde en mode impulsif avec une température de chuck égale à 100°C . Pour les mesures

en régime pulsé, il faut choisir des durées d'impulsions brèves (400 ns), et une récurrence importante de manière à garantir une température du composant la plus proche possible de celle imposée par le chuck thermique (faire des mesures les plus isothermes possibles). De plus, il faut aussi considérer la partie du réseau I(V) où la puissance dissipée dans l'impulsion est encore assez faible, de manière à limiter encore les risques d'auto-échauffement.

Lorsque nous superposons les deux réseaux ainsi obtenus, le point (ou les points) d'intersection de la courbe en mode continu et de la courbe en mode pulsé désigne l'endroit du réseau pour lequel la température est identique (Figure 54).

Au point d'intersection pour la courbe mesurée en mode continu :

$$(15) \quad \Delta T = T_{j_continu} - T_{chuck_continu} = R_{th} \cdot P_{diss} \Rightarrow T_{j_continu} = T_{chuck_continu} + R_{th} \cdot P_{diss} \text{ où } P_{diss} = 7.54 \text{ W},$$

$T_{chuck_continu} = 20^\circ\text{C}$, et $T_{j_continu}$ est la température de jonction du transistor en mode continu.

Au point d'intersection pour la courbe mesurée en mode pulsé :

$$(16) \quad \Delta T = T_{j_pulsé} - T_{chuck_continu} = R_{th} \cdot P_{diss} \Rightarrow T_{j_pulsé} - T_{chuck_continu} = 0^\circ\text{C} \Rightarrow T_{j_pulsé} = 100^\circ\text{C} \quad \text{car}$$

mesures quasi-isothermiques.

Comme la température de jonction au point d'intersection est identique sur les deux courbes, cela implique: (15) = (16), d'où :

$$(17) \quad R_{th} = \frac{T_{j_pulsé} - T_{chuck_continu}}{P_{diss}} = 10.6^\circ\text{C} / \text{W}$$




Figure 54 : détermination de la résistance thermique grâce à la mesure du courant de drain

C.4. Synthèse

A partir des deux méthodes vues précédemment, nous avons déterminé la résistance thermique globale du transistor HEMT 8x125 QQ0104C. Cependant, nous trouvons une différence de $3^{\circ}\text{C}/\text{W}$ entre la méthode 1 ($13.6^{\circ}\text{C}/\text{W}$) et la méthode 2 ($10.6^{\circ}\text{C}/\text{W}$).

Cette différence est due à l'influence des pièges. En effet, $\left| \frac{\Delta T}{\Delta V_{gs}} \right|$ est obtenu pour une même

valeur de polarisation ($V_{gs0} = V_{ds0} = 0\text{V}$) à deux températures de socle différentes, alors que

$\left| \frac{\Delta V_{gs}}{\Delta P_{diss}} \right|$ est obtenu à une même température de socle (22°C), mais pour deux valeurs de

polarisation différentes : ($V_{gs0} = V_{ds0} = 0V$), et ($V_{gs0} = -6.5 V$, $V_{ds0} = 25.6V$). Les polarisations étant différentes, l'influence des pièges entre ces deux polarisations est elle aussi différente (cf. V). Cela se répercute sur la valeur du courant de drain, mais aussi sur la valeur du courant de grille, comme le montre la Figure 55. Par conséquent la valeur mesurée de ΔV_{gs} est erronée, bien que les ordres de grandeur soient comparables.




Figure 55 : influence de la polarisation de grille sur la valeur du courant de grille pour une même puissance dissipée nulle

En résumé, nous pouvons donc dire que la méthode de détermination de la résistance thermique globale par la méthode « du courant de grille » est à éviter si le transistor présente des pièges. C'est pour cette raison que dans la suite de notre étude, nous considérerons la résistance thermique obtenue par la méthode de coïncidence, soit $10.6^{\circ}C/W$ bien que celle-ci soit sous évaluée. En effet, lors de la détermination de la résistance thermique par la méthode de coïncidence, nous considérons qu'il n'y a pas d'auto-échauffement dans le pulse alors quand réalité il y a une élévation de température dans le pulse, même pour des impulsions très brèves.

Par conséquent, la résistance thermique réelle du composant est supérieure à la résistance thermique mesurée.

De plus, la théorie indique que la résistance thermique est une fonction non linéaire de la température. Or, la résistance thermique que nous avons extraite est constante. Cependant, des simulations ont montré qu'il est possible de considérer l'échauffement en fonction de la puissance dissipée comme linéaire (Figure 56) sur un delta de température d'environ 110°C (courbes parallèles et équidistantes).




Figure 56 : évolution de la température au cours du temps pour différentes densités de puissance (température du point le plus chaud du canal, doigt central)

IV.D. Mesure électrique des constantes de temps thermiques

Les mesures de la résistance thermique sont obtenues pour le régime établi, mais en aucun cas cette résistance thermique ne rend compte de l'évolution non-linéaire de la température au cours du temps (constantes de temps).

Le principe utilisé ici pour mesurer les constantes de temps thermiques est basé sur la décroissance du courant de sortie du transistor, lorsque celui-ci est polarisé avec des impulsions suffisamment longues. Nous cherchons justement ici à quantifier l'auto-échauffement du transistor en fonction du temps.

Si nous choisissons des impulsions suffisamment longues, la puissance dissipée dans le pulse devient importante, la température dans ce pulse augmente, la mobilité des porteurs diminue, et donc le courant de drain décroît. C'est ce phénomène que nous allons exploiter.

Dans un premier temps, afin d'éliminer toute variation de la tension de drain dans le pulse (variation de la tension suivant la droite de charge imposée par la résistance d'entrée $50\ \Omega$), nous transformons notre générateur d'impulsions en générateur de tension pulsée en « court-circuitant » l'entrée du générateur avec une résistance de $5\ \Omega$. Cette manipulation limite l'excursion de tension à environ 10V mais rend celle-ci quasi constante dans le pulse. Par conséquent, seul le courant décroît dans le pulse, et représente ainsi pleinement l'évolution de la température (Figure 57).




Figure 57 : évolution du courant de sortie pour un pulse long (auto-échauffement) en fonction de l'impédance d'entrée de générateur

La température de socle est fixée à 22°C, et le transistor est polarisé de la façon suivante :

- $V_{gs0} = V_{gsi} = -4$ V, grâce à une alimentation DC continue,
- $V_{ds0} = 0$ V, $V_{dsi} = 6.3$ V avec des impulsions ayant respectivement une durée et une période de 1 ms et 100 ms.

La durée de l'impulsion est limitée à 1 ms, car au delà, la chute de courant dans le pulse n'est plus significative, ce qui signifie que l'état établi est atteint, et que l'on est au-delà des principales constantes de temps.

Nous observons à la Figure 58 la décroissance du courant de drain dans le pulse pour une tension de pulse quasi constante ($\Delta V=0.13$ V).




Figure 58 : évolution du courant dans un pulse de 1 ms

Si maintenant nous traçons la décroissance du courant dans le pulse en échelle logarithmique, nous observons plusieurs constantes de temps (Figure 59). Ces constantes de temps correspondent au temps de propagation du flux de chaleur à travers les différents matériaux rencontrés constituant le transistor.

Une manière de représenter l'allure du courant de sortie dans le pulse est une fonction à exponentielle négative de la forme :

$$(18) \quad i(t) = I_0 - \sum_{i=1}^n I_i \cdot \left(1 - \exp\left(\frac{-t}{\tau_i}\right) \right) \quad \text{où } i \text{ correspond au nombre de constantes de temps}$$

nécessaires à la modélisation de $i(t)$, I_0 correspond à la valeur du courant au début du pulse, et I_i correspond à la valeur de la décroissance du courant pendant le temps t_i

Le temps t_i correspond au temps que met le courant I_i pour atteindre son régime établi ($t_i > \tau_i$).

Nous présentons à la Figure 59, une comparaison mesure/modèle en appliquant la formule (16) avec cinq constantes de temps (Tableau 4). La différence maximale entre les deux courbes est ≤ 2 mA sur la bande 1 ns-1 ms.




Figure 59 : comparaison mesure/modèle de l'évolution du courant de drain dans un pulse de 1 ms

unité : mA	I0	I1	I2	I3	I4	I5
	6.81E-01	0.006	0.01	0.013	0.012	0.014
unité: s		tau1	tau2	tau3	tau4	tau5
		7.20E-08	3.00E-07	9.60E-07	6.90E-05	2.97E-04

Tableau 4 : valeurs des différentes constantes de temps

IV.E. Modèle thermique multi-cellules

Une solution pratique dans un simulateur C.A.O. orienté circuit consiste à représenter l'évolution du courant dans le pulse, et donc de la température, à l'aide de cellules RC. Les constantes de temps sont alors égales à :

(19) $\tau_i = R_{thi} \cdot C_{thi}$ où C_{thi} est la capacité thermique d'une cellule (d'où la notion d'impédance thermique : Z_{th})

Afin d'estimer la valeur de la température du composant, nous réalisons un circuit à cinq cellules RC. Les valeurs des résistances thermiques sont extraites en respectant deux conditions :

$$(20) R_{th_globale} = \sum_{i=0}^n R_{thi} \text{ où } R_{th_globale} \text{ est la valeur de la résistance thermique obtenue lors des mesures en régime établi (soit } 10.6 \text{ W/C par la méthode de coïncidence)}$$

$$(21) R_{thi} \propto I_i$$

Maintenant, connaissant τ_{thi} et R_{thi} , nous en déduisons les valeurs des capacités thermiques C_{thi} . Les valeurs des capacités et résistances thermiques ainsi obtenues sont présentées au Tableau 5.

unité:°C/W	Rth1	Rth2	Rth3	Rth4	Rth5
	1.2	2	2.4	2.3	2.7
unité: s.W/°C	Cth1	Cth2	Cth3	Cth4	Cth5
	6.00E-08	1.50E-07	4.00E-07	3.00E-05	1.10E-04

Tableau 5 : valeurs des résistances et capacités thermiques du modèle

Nous présentons à la Figure 60 l'augmentation de la température dans un pulse d'une durée de 1 ms pour une puissance dissipée de 5 W, avec une température de socle de 0°C, obtenue à l'aide de deux simulations différentes. L'une est réalisée par simulation électrique grâce au logiciel ADS (modèle 5 cellules), l'autre à l'aide du simulateur ANSYS (modèle thermique 8x100). Si nous regardons la différence de température à 1 ms, nous obtenons un $\Delta T=17.5^\circ\text{C}$. La température à 1 ms avec le modèle ANSYS (70.05°C), est la température du point le plus chaud du canal d'un transistor de 0.8 mm de développement de grille. Or, le modèle thermique que nous avons développé au cours de cette étude est le modèle thermique pour un transistor $8 \times 125 \mu\text{m}$. Si nous appliquons les règles d'échelle ($70/1.25$), nous obtenons une température de 56°C , ce qui ne fait plus qu'un $\Delta T = 4^\circ\text{C}$.

La différence entre les deux simulations s'explique de diverses manières :

- la température issue du modèle ANSYS est la température du point le plus chaud, situé au milieu d'un canal central, alors que le modèle thermique électrique représente la température moyenne de la zone active ;

- le nombre de mesures est insuffisant dans la bande 0-100 ns. Ces dernières sont impossibles à obtenir avec précision, car pour des amplitudes de pulse importantes, on est en présence d'overshoots (681 mA ?) \Rightarrow approximation du modèle importante ;

- la tension dans le pulse n'est que quasi-constante (variation de 0.13 V pour un pulse de 1 ms) ;

- la précision de la résistance thermique globale extraite.




Figure 60 : comparaison modèle thermique électrique/Ansys de l'évolution de la température au cours du temps pour une puissance de 5W avec une température de référence à 0°C

V. Les effets de pièges dans les transistors HEMTs GaN et PHEMTs GaAs

Les phénomènes dus aux pièges, résultant de l'existence d'impuretés ou de défauts dans le réseau cristallin et de la surface, [73] altèrent considérablement les performances des transistors micro-ondes [74].

Ces impuretés génèrent des états énergétiques qui peuvent être occupés par des porteurs dans la bande interdite du matériau semi-conducteur. Ces porteurs sont alors retenus pendant un temps t dans ces niveaux d'énergie, et ne peuvent pas participer à la conduction ; d'où le nom de pièges.

La technique de mesures en mode pulsé permet de séparer les effets des pièges des effets thermiques, et ainsi, de voir l'influence des pièges sur le comportement électrique des transistors HEMTs. C'est ce que nous allons développer dans ce paragraphe.

Toutes les mesures présentées dans ce chapitre sont effectuées avec une température de référence de chuck de 22°C.

V.A. Le phénomène de « gate-lag »

A.1. Mise en évidence du comportement transitoire du courant de drain

R. Vetry [75] montre que pour des niveaux de courant de drain importants lorsque la grille est ON (courant de drain $\gg 0$ A), des transitions ON/OFF et OFF/ON abruptes de la tension grille provoquent des overshoots sur le courant et sur la tension de sortie. L'état OFF de la tension de grille correspond à $|V_{gs}| \geq |V_p|$. Par contre, si le niveau du courant est suffisamment faible quand la tension de grille est ON, le courant de drain monte lentement jusqu'à atteindre son état établi lorsque la tension de grille passe de façon abrupte de l'état OFF à l'état ON. C'est ce phénomène transitoire du courant de drain que l'on nomme « gate-lag ».

Cette expérience a été réalisée (Figure 61) sur un transistor HEMT AlGaIn/GaN 2x50 (plaque AEC 809, substrat saphir, process FBH), polarisé de la manière suivante :

- la tension $V_{gs0} = -2.28 \text{ V}$ (état ON), $V_{gsi} = -4.68 \text{ V}$ (état OFF) avec des impulsions ayant respectivement une durée et une période de $50 \mu\text{s}$ et 1 ms ,
- $V_{ds0} = 3.44 \text{ V}$, grâce à une alimentation DC continue.




Figure 61 : comportement transitoire du courant de drain suite à une impulsion appliquée sur la grille

Dans de telles conditions, la puissance dissipée hors impulsion n'est que de 22 mW, par conséquent, tout phénomène apparaissant sera attribué aux effets des pièges. La valeur de V_{ds0} restant fixe, le taux d'occupation des pièges ne dépend alors que de V_{gs} .

La Figure 61 fait nettement apparaître le comportement transitoire du courant de drain. En effet, nous pouvons voir que le courant de sortie, lorsque la tension de grille passe de l'état OFF à l'état ON, met plusieurs dizaines de μ secondes pour atteindre son état établi. Une des conséquences de ce retard est la diminution des performances des transistors HEMTs AlGaIn/GaN.

A.2. Influence de la tension de polarisation V_{gs0} sur les effets des pièges

Pour mettre en évidence l'altération des performances des transistors HEMTs AlGaIn/GaN due aux effets de gate-lag, nous réalisons deux jeux de mesures différents à puissance dissipée nulle [76], [77]. Ces mesures sont réalisées sur un transistor HEMT AlGaIn/GaN 8x50 (plaque ATMI 853, substrat SiC, process FBH).

Tout d'abord, nous réalisons une première série de mesures pour lesquelles le transistor est polarisé de la manière suivante : $V_{gs0} = V_{ds0} = 0V$. Ensuite, nous polarisons ce même transistor avec $V_{ds0} = 0V$, mais $V_{gs0} = V_p = -3.5V$ (Figure 62). La durée et la période des impulsions sont respectivement de 300 ns et 10 μ s afin de minimiser l'auto-échauffement.

Lorsque nous comparons les réseaux de sortie (Figure 63) obtenus à partir des mesures pulsées décrites précédemment, nous constatons une différence très importante au niveau de l'amplitude du courant de sortie. En effet, le courant de drain chute de 100 mA. Par contre, la valeur de la tension de coude n'est quasiment pas affectée par le phénomène de gate-lag. Maintenant, si nous raisonnons en terme de puissance, cette baisse du courant de sortie ($P_s \propto I_d$) va réduire de façon importante la puissance de sortie du transistor.

La différence sur le courant de drain est attribuée principalement aux pièges de surface. Ces effets de pièges de surface [78] sont causés par des états de surface, eux-mêmes créés par des défauts et dislocations dans le cristal proche de la surface : des électrons sont alors piégés à la surface de la couche AlGaIn. Ces électrons, piégés à la surface sont ionisés quand la tension de grille passe en dessous de la tension de « pinch off » [79].

Les électrons capturés, lorsque la grille est polarisée OFF, ne participent pas au courant de conduction dans le canal quand la grille passe à l'état ON. Ceci est dû au fait que la constante de temps d'émission des pièges est plus grande que la durée des pulses. C'est pourquoi le courant de sortie est plus faible lorsque la tension de polarisation de repos est polarisée OFF, que dans le cas d'une polarisation de repos polarisée ON.




Figure 62 : méthode de caractérisation pour la mise en évidence des effets de gate-lag




Figure 63 : influence de la tension de grille sur un transistor HEMT AlGaIn/GaN $8 \times 50 \mu\text{m}$ non passivé, avec une puissance dissipée nulle

A.3. Influence positive de la passivation sur les caractéristiques I(V) de sortie

Une des manières de réduire ces effets de gate lag consiste à rajouter un film (SiO, SiO₂, Si₃N₄) au-dessus de la couche d'AlGaN [80]. L'explication du mécanisme de la passivation sur le comportement des pièges n'est pas clairement établie [75]. W. Lu [78] avance l'hypothèse suivante pour expliquer l'effet bénéfique de la passivation sur le courant de sortie : l'augmentation de la concentration des porteurs dans le canal est due à l'augmentation de charges positive à l'interface SiN/AlGaN. Celle-ci est suffisamment importante pour neutraliser la charge de polarisation négative dans l'AlGaN, et par conséquent, elle élimine ou diminue la zone de déplétion créée à la surface ; cette dernière étant responsable de la diminution du courant de gaz d'électrons.

Cependant, l'ajout de cette couche de passivation entraîne une diminution des fréquences de transition et maximale d'oscillation [81] [82], qui est due à l'augmentation des capacités grille-source et grille-drain ($\epsilon_{SiN} > \epsilon_{air}$). Ce phénomène n'a pu être confirmé, faute d'avoir deux transistors identiques (passivé et non passivé).

Nous présentons à la Figure 64 un transistor HEMT AlGaN/GaN 2x50 (plaque ATMI 851 MPEG, substrat SiC, process Daimler Chrysler) avec une couche de passivation. La technique de mesure est celle décrite précédemment (Figure 62) où seule la valeur de la tension de pincement diffère : $V_p = -7V$. La chute de courant de drain est réduite à 5 mA, et la tension de coude est quasi-identique dans les deux cas, ce qui implique que la puissance de sortie est peu affectée par le phénomène de gate-lag.




Figure 64 : influence positive de la passivation sur le courant de drain

V.B. Le phénomène de « drain-lag »

B.1. Mise en évidence du comportement transitoire du courant de drain

Le terme « drain lag » est utilisé pour décrire le phénomène transitoire du courant de drain lorsque la tension de drain est pulsée de l'état OFF ($V_{ds} = 0V$) à l'état ON ($V_{ds} > 0V$) pour une tension de grille constante [64]. On observe alors une décroissance du courant I_d durant cette impulsion, si celle-ci est suffisamment longue.

Cette expérience a été réalisée sur un transistor HEMT AlGaIn/GaN 8x50 (plaque AEC 809, substrat saphir, process FBH), polarisé de la manière suivante :

- la tension $V_{gs} = \text{constante} = -2.3 \text{ V}$ (alimentation DC continue),
- $V_{ds0} = 0 \text{ V}$ (état OFF), et $V_{dsi} = 7 \text{ V}$, avec une durée d'impulsions de $5 \mu\text{s}$ et une période d'impulsions de $100 \mu\text{s}$.

La puissance moyenne dissipée dans l'impulsion n'est que de 385 mW , par conséquent il y a peu d'auto-échauffement dans le pulse. La valeur de V_{gs0} restant fixe ($= -2.3 \text{ V}$), le taux d'occupation des pièges ne dépend alors que de V_{ds} . Nous observons à la Figure 65 le comportement transitoire du courant de drain indiquant ainsi la présence du phénomène de drain lag.

Zhang [83] suggère que la réduction du courant de sortie dans les transistors FETs GaN lors de l'application d'un pulse de tension sur le drain est due à l'injection d'électrons dans le buffer (GaN) où ils sont piégés. Horio [84] a montré, dans le cas de MESFETs GaAs, que lorsque l'on pulse la tension de drain, une zone de charge d'espace se forme à l'interface substrat/canal. Quand les pièges de niveaux d'énergies profonds dans le buffer capturent les électrons, une électrode de grille parasite (appelée back-gate) se forme et resserre le canal, réduisant ainsi le courant de drain : c'est le phénomène de self-backgating.

Lorsque la tension de drain passe de l'état OFF à l'état ON, c'est-à-dire pour une variation positive de V_{ds} , les électrons sont accélérés par le champ électrique engendré par V_{ds} . Ils sont capturés par des pièges de niveaux d'énergie profonds localisés dans le buffer et/ou le substrat, à condition que la durée des impulsions soit plus grande que la constante de temps de capture, et plus petite que la constante de temps d'émission. Ces électrons capturés par les pièges ne participent pas au courant dans le canal. Le résultat direct est la diminution du courant de drain jusqu'à ce qu'il atteigne son état permanent, au fur et à mesure que les pièges se remplissent.




Figure 65 : comportement transitoire du courant de drain suite à une impulsion appliquée sur le drain

B.2. Influence de la tension de polarisation V_{ds0} sur les effets des pièges

Pour mettre en évidence, comme dans le cas du gate-lag, l'impact du phénomène de drain-lag sur les performances des transistors HEMTs AlGaIn/GaN, nous réalisons deux jeux de mesures différentes à puissance dissipée nulle [76], [77]. Ces mesures sont réalisées sur un transistor HEMT AlGaIn/GaN 2x50, plaque ATMI 851 MPEG, substrat SiC, process Daimler Chrysler.

Pour commencer, nous réalisons une première série de mesures pour lesquelles le transistor est polarisé de la manière suivante : $V_{gs0} = V_p = -7V$ et $V_{ds0} = 0V$; puis nous polarisons ce même

transistor mais avec $V_{ds0} = 26V$ (Figure 66). La durée et la période des impulsions sont respectivement de 300 ns et 10 μs afin de minimiser l'auto-échauffement.




Figure 66 : méthode de caractérisation pour la mise en évidence des effets de drain-lag

Il faut préciser que, dans de telles conditions de mesures, seule une fraction des électrons capturés est ré-émise (Figure 67), car la période des pulses est plus petite que la constante de temps d'émission des pièges. On atteint alors un régime établi où le nombre moyen de pièges ionisés dépend essentiellement de la tension de drain maximum et de la période de répétition des impulsions.




Figure 67 : évolution du nombre de pièges ionisés en fonction du temps pour une polarisation pulsée de drain

Lorsque nous superposons les deux réseaux de sortie (Figure 68) obtenus à partir des mesures pulsées décrites précédemment, nous constatons une augmentation importante de la tension de coude ($\Delta V = 3.5 V$) et une diminution du courant dans la zone 0-26V. L'augmentation de cette tension de coude et la baisse du courant de sortie entraînent une diminution de l'excursion du cycle de charge ($\Delta V = 3.5 V$, $\Delta I = 20 mA$), et par voie de conséquence, une baisse significative de

la puissance de sortie ($P_s \propto f(I_d, V_{knee})$). En effet, si nous considérons le transistor polarisé en classe B, ou AB profonde, c'est le réseau en vert sur la Figure 68, que va « voir » le cycle de charge.




Figure 68 : influence de la tension de drain sur un transistor HEMT AlGaIn/GaN 2x50 μ m, avec une puissance dissipée nulle

Il est important aussi de remarquer, toujours d'après la Figure 68, que les valeurs du courant pour des tensions supérieures à 26 V sont quasiment les mêmes. Il y a deux raisons à cela :

- la durée et la récurrence des impulsions,
- la méthode d'acquisition des mesures.

La durée et la période des impulsions, comme nous l'avons dit précédemment (Figure 67), sont choisies de telle sorte que les pièges ionisés pendant l'impulsion n'aient pas le temps nécessaire pour se vider totalement pendant le temps où l'impulsion de drain est OFF. En effet, il faut plusieurs secondes pour une acquisition complète de la mesure, ce qui nous permet de dire que le courant mesuré représente le courant lorsque l'ensemble des pièges sont ionisés.

La seconde raison est relative à la technique de mesure (Figure 69). Deux cas sont à considérer :

- premier cas ($V_{ds} < 26V$) : la valeur du courant I_1 mesuré pour $V_{ds0} = 0V$ dépend du nombre de pièges ionisés lorsqu'une impulsion de tension (impulsion montante) est appliquée sur le drain, c'est-à-dire 7V. Par contre, la valeur du courant I_2 mesuré pour $V_{ds0} = 26V$ et $V_{dsi} = 7.5V$ (impulsion descendante) dépend de la quantité des pièges ionisés à 26V, car les pièges n'ont pas le temps d'être émis étant donnée la durée de l'impulsion. On obtient alors I_2 inférieur à I_1 , ce qui signifie que plus le champ est important, plus la quantité de pièges ionisés est grande.

- deuxième cas ($V_{ds} > 26V$) : les valeurs des courants I_3 et I_4 , obtenues respectivement pour ($V_{ds0} = 0V$, $V_{dsi} = 30.5V$) et ($V_{ds0} = 26V$, $V_{dsi} = 30.5V$), sont identiques (impulsion montante dans les deux cas). En effet, I_3 et I_4 dépendent du nombre de pièges ionisés fixés par la tension la plus élevée, c'est-à-dire 30.5V.

En résumé, nous pouvons dire que la quantité de pièges ionisés dépend du potentiel de drain le plus fort.




Figure 69 : méthode d'acquisition des mesures pulsées

V.C. L'effet « kink »

C.1. introduction

L'effet « kink » est défini comme une augmentation brutale de courant de drain pour une certaine valeur de tension de drain, entraînant une augmentation de la conductance de drain gd et une compression de la transconductance gm , dégradant ainsi les performances des transistors à effet de champ [86]. Plusieurs auteurs mettent en avant le lien direct entre l'ionisation par impacts et les effets de pièges pour expliquer l'effet Kink [87][88][89][90].

Horio [91] a montré, dans le cas de MESFETs GaAs, que le phénomène de kink pouvait avoir comme origine l'ionisation par impacts et les pièges résultant des états de surface. Afin de confirmer cette théorie, nous réalisons une première mesure (Figure 70b) sur un transistor PHEMT GaAs 4x75 0.25, polarisé de la manière suivante (mesures par dichotomie) :

$$- V_{gs0} = V_p = -1.5 \text{ V},$$

$$- V_{ds0} = 0 \text{ V}.$$

Nous effectuons ensuite une deuxième mesure (Figure 70a) sur le transistor HEMT AlGa_N 8x125 0.25 QQ0104C, dont les tensions de polarisation sont les suivantes (mesures par dichotomie) :

$$- V_{gs0} = V_p = -8 \text{ V},$$

$$- V_{ds0} = 0 \text{ V}.$$

La durée et la récurrence des pulses sont respectivement égales à 400 ns et 10 μ s.

D'après les Figure 70a et Figure 70b, nous observons bien ce phénomène de kink (augmentation du courant et de la conductance de drain). Cependant, nous pouvons remarquer que dans le cas du PHEMT GaAs, le phénomène de kink apparaît en régime de saturation (canal ouvert) ; alors que dans le cas du HEMT AlGa_N, ce phénomène de Kink apparaît en régime quasi-bloqué (canal quasi-fermé). C'est pour cela, que dans la suite de notre étude, nous ferons la distinction entre ces deux cas.

De plus en ce qui concerne le transistor HEMT AlGa_N, le phénomène d'ionisation par impacts (se traduisant habituellement par un courant de grille devenant très rapidement négatif lorsque V_{ds} augmente) est absent ou masqué par un courant de fuite de grille important.




Figure 70 : mise en évidence de l'effet kink :a) HEMT GaN 8x125, b) PHEMT GaAs 4x75

C.2. L'effet kink en régime de saturation

2.a. Influence des pièges

Afin de rendre compte de la contribution des pièges sur le phénomène de kink (PHEMT GaAs), c'est-à-dire de voir l'impact de la quantité de pièges ionisés (pièges de surface et pièges de substrat/buffer) sur le comportement du courant de drain et donc sur l'effet kink, nous réalisons trois jeux de mesures (Figure 71) à puissance dissipée nulle. En effet, nous avons vu précédemment que la densité de pièges ionisés était fonction des tensions de repos. Pour mettre clairement en évidence l'influence des pièges sur l'effet kink, nous ne représentons que les courbes à $V_{gs} = 0.75V$ et $V_{gs} = 1V$, là où le phénomène est le plus marquant. Les tensions de polarisation sont les suivantes (mesures par dichotomie) :

$$- V_{gs0} = V_{ds0} = 0V ,$$

$$- V_{gs0} = V_p = -1.5V \text{ et } V_{ds0} = 0V ,$$

$$- V_{gs0} = V_p = -1.5V \text{ et } V_{ds0} = 6V .$$

D'après la Figure 71, nous constatons que dans le cas de la polarisation à $V_{gs0} = V_{ds0} = 0V$, le phénomène de kink n'apparaît quasiment pas (quasiment aucun piège n'est ionisé). Dans le cas de la polarisation à $V_{gs0} = V_p = -1.5V$ et $V_{ds0} = 0V$, où ce sont les pièges de surface en majorité qui sont ionisés, un saut de courant de drain commence à apparaître nettement, ainsi qu'une remontée de la conductance de sortie au niveau de ce saut de courant. Par contre, dans le cas de la polarisation à $V_{gs0} = V_p = -1.5V$ et $V_{ds0} = 6V$, la quantité de pièges ionisés est très importante. En effet, pour cette polarisation, les pièges de surface et les pièges de substrat/buffer sont mis à contribution. Le courant de drain est donc plus faible jusqu'au moment où les pièges se vident, engendrant ainsi un saut de courant très élevé et une remontée de gd importante. Pour l'instant ceci n'est qu'une hypothèse !

Nous allons voir maintenant en détail le mécanisme de l'effet kink, dans le cas d'un transistor PHEMT GaAs.




Figure 71 : influence de la quantité de pièges ionisés sur l'effet kink

2.b. Explication du phénomène

L'analyse du mécanisme de l'effet kink est basée sur l'étude en parallèle du courant de drain et du courant de grille. Pour faciliter l'étude graphique qui va suivre, nous ne considérons qu'une seule courbe mesurée pour $V_{gs} = 0.75V$, avec une polarisation de repos égale à $V_{gs0} = V_p = -1.5V$ et $V_{ds0} = 6V$. C'est dans ces conditions que ce phénomène est le plus flagrant, comme nous l'avons vu précédemment (Figure 71).

L'explication du phénomène de kink en régime de saturation se décompose en trois étapes successives :

- première étape : considérons une coupe très simplifiée du transistor PHEMT GaAs, avec son profil de charges associé dans le cas où le transistor se trouve polarisé avant le saut de courant (Figure 72). Le courant de grille est nul. Le courant de drain pour une tension de grille donnée est fonction du champ appliqué et de la quantité de pièges ionisés. Nous ne faisons aucune hypothèse sur l'emplacement exact des pièges, considérant qu'ils sont répartis sur l'ensemble de la structure.




Figure 72 : explication de l'effet kink : étape 1

- deuxième étape : pour une certaine valeur de V_{ds} ($V_{ds} = 3.9V$), il y a déclenchement du processus d'ionisation par impacts. Le champ appliqué est suffisamment important pour donner aux électrons l'énergie nécessaire pour briser des liaisons covalentes du cristal dans le canal, générant ainsi des paires électron-trou (ce phénomène devient destructeur dans le cas où le champ augmente, car il devient cumulatif). L'ionisation par impacts se traduit habituellement par une augmentation du courant de drain, mais aussi par l'apparition d'un fort courant de grille négatif. Or, dans notre cas, le courant de drain augmente brutalement mais le courant de grille reste toujours négligeable. En effet, les trous créés dans le canal par ionisation par impacts ne sont pas encore collectés par la grille, mais ils se recombinaient avec les électrons piégés dans la structure (Figure 73). En résumé, le début de l'ionisation par impacts vide les pièges, le courant dans le canal est alors la somme :

- du courant « normal » dû à la polarisation,
- du courant dû aux électrons qui étaient auparavant capturés par les pièges,
- du courant dû à l'ionisation par impacts.




Figure 73 : explication de l'effet kink : étape 2

- troisième étape : le processus d'ionisation par impacts suit maintenant son cours « normal » (Figure 74). Le courant de drain augmente, les trous sont collectés par la grille, un courant de grille négatif important apparaît (car tous les pièges sont vidés). Le nombre de pièges ionisés est devenu nul ou quasi-nul, ce qui est confirmé par les mesures de la Figure 71. En effet, nous voyons clairement que les courbes obtenues à $(V_{gs0} = V_{ds0} = 0V)$ et celles obtenues à $(V_{gs0} = V_p = -1.5V, V_{ds0} = 6V)$ se superposent juste après le saut de courant.




Figure 74 : explication de l'effet kink : étape 3

2.c. Présence d'hystérésis

D'après les Figure 73 et Figure 74, nous constatons, lors du saut de courant, un « retour arrière » de la tension de drain. Ce phénomène apparaît clairement en raison de l'impédance interne de 50 Ohms de notre générateur d'impulsions. Lorsque le courant de drain augmente brutalement, le saut de courant étant plus rapide que l'asservissement en tension des générateurs de pulses, la tension de drain « recule » et le courant augmente suivant une droite de charge de pente égale à la valeur de la résistance interne du générateur de pulses (Figure 75).




Figure 75 : explication du phénomène de « retour arrière » de la tension de drain

Ces mesures sont obtenues par dichotomie récursive [59], [66], dont le principe est le suivant : tout d'abord on réalise les deux points extrêmes de la courbe, puis on recoupe les domaines intermédiaires jusqu'à obtenir des quasi-droites entre les triplets de points de mesure successifs.

Afin de s'assurer que ce phénomène de « recul » de la tension de drain n'était pas aussi dû à notre technique de mesure, nous avons mesuré ce transistor en mode pas à pas dans le sens croissant de V_{ds} , et en mode pas à pas dans le sens décroissant de V_{ds} (avec $V_{ds0} = 6V$). Le résultat des ces mesures a fait apparaître alors un cycle d'hystérésis comme le montre la Figure 76.




Figure 76 : mise en évidence d'hystérésis dû au phénomène de kink

Considérons pour simplifier que seuls des pièges accepteurs sont présents avec une densité N_A . A cause de la polarisation Vds de repos, une fraction ou la totalité de ces pièges est ionisée (N_A^-). Les équations de transport [92] sont alors les suivantes :

- équation de Poisson :

$$(22) \quad \nabla^2 \Psi = -\frac{q}{\epsilon} (p - n + N_D - N_A^-) \text{ où } \Psi \text{ est le potentiel électrostatique}$$

- équations de continuité pour les électrons et les trous :

$$(23) \quad \frac{\partial n}{\partial t} = \frac{1}{q} \nabla J_n + G - R_n$$

$$(24) \quad \frac{\partial p}{\partial t} = -\frac{1}{q} \nabla J_p + G - R_p$$

où

$$(25) \quad G \approx \frac{\alpha_n |J_n|}{q} \text{ où } G \text{ est le taux de génération par impact et } \alpha_n \text{ est le coefficient d'ionisation dû au courant d'électrons}$$

$$(26) \quad R_n = C_{nA} (N_A - N_A^-) \cdot n - e_{nA} \cdot N_A^-$$

$$(27) \quad R_p = C_{pA} \cdot N_A^- \cdot p - e_{pA} \cdot (N_A - N_A^-) \text{ où } R_n \text{ et } R_p \text{ sont les taux de recombinaisons dus aux pièges, } C_{n,p} \text{ sont les coefficients des sections de capture des électrons (trous), et } e_{n,p} \text{ sont les coefficients d'émission des électrons (trous) par les pièges}$$

- équation des niveaux d'énergie profonds :

$$(28) \quad \frac{\partial N_A^-}{\partial t} = R_n - R_p$$

L'ensemble des équations de transport forme un système différentiel non linéaire dont la solution peut présenter des phénomènes de sauts tels que ceux observés expérimentalement. Nous allons en présenter une interprétation qualitative basée sur la structure des équations précédentes. Cependant, une simulation physique complète serait nécessaire pour confirmer cette interprétation.

Interprétation du phénomène d'hystérésis :

Supposons que nous parcourions la caractéristique $Id(Vd)$ de la Figure 76 dans le sens croissant. En l'absence d'ionisation par impact, le nombre de pièges ionisés est stationnaire dans le temps et vaut $N_{A0}^- (\neq 0)$. Lorsque l'ionisation par impacts commence, les trous créés viennent renforcer R_p et tendent à diminuer le nombre de pièges ionisés. Cette diminution du nombre de pièges ionisés entraîne, pour maintenir la neutralité électrique, une augmentation du nombre d'électrons libres et donc du courant. Or le taux d'ionisation par impacts est proportionnel au courant. Par conséquent, G augmente à son tour, entraînant une création de trous et ainsi de suite. Sous certaines conditions le processus peut s'emballer jusqu'à la disparition des pièges ionisés. Les trous créés sont alors capturés par la grille créant le courant de grille négatif.

Considérons maintenant le parcours inverse, pour Vds décroissant. Dans ce cas le nombre de pièges ionisés est quasi nul. Lorsque le taux d'ionisation G commence à décroître significativement, le taux de capture des électrons va augmenter provoquant l'ionisation des pièges qui entraîne une réduction du courant et donc du taux d'ionisation. Le phénomène peut être cumulatif jusqu'à atteindre le nombre de pièges ionisés à l'équilibre soit : $N_{A0}^- (\neq 0)$.

Les valeurs des coefficients de recombinaison R_n et R_p sont fonction du nombre de pièges ionisés. De plus, le nombre de pièges ionisés est fonction de la polarisation. En effet, dans la branche de la caractéristique à Vds croissant, le nombre de pièges ionisés N_A^- est égal à $N_{A0}^- (\neq 0)$ alors qu'il est nul pour la branche à Vds décroissant (Figure 76). Par conséquent, tout changement dans le processus (G qui augmente ou G qui diminue) se fera à partir de conditions initiales différentes, donc pour des valeurs de départ de R_n différentes et des valeurs de départ de R_p différentes, d'où l'apparition d'hystérésis.

2.d. Influence de la température

Nous présentons à la Figure 77, les trois courbes obtenues à $V_{gs} = 0.75V$ (dichotomie, pas à pas V_{ds} croissant, pas à pas V_{ds} décroissant) pour les mêmes conditions de polarisation ($V_{gs0} = V_p = -1.5V$, $V_{ds0} = 6V \Rightarrow$ puissance dissipée nulle), de même durée d'impulsions

avec la température, font que les pièges ne sont pas forcément ionisés en totalité lors de l'acquisition de la mesure. C'est ce qui se passe dans notre cas : le nombre de pièges ionisés à 100°C est inférieur au nombre de pièges ionisés à 22°C. Par conséquent le phénomène de piégeage compense le phénomène thermique.

- dans la zone du kink, on remarque que le saut de courant est moins important à 100°C qu'à 22°C. Les deux raisons à cela sont les suivantes :

- le nombre de pièges ionisés à 100°C est plus faible que le nombre de pièges ionisés à 22°C, donc l'apport en courant lors de l'ionisation par impacts sera plus faible ;

- le taux d'ionisation par impacts [3] pour un même champ appliqué diminue lorsque la température augmente (Figure 78).




Figure 78 :taux d'ionisation en fonction du champ appliqué pour plusieurs température [3]

C.3. L'effet kink en régime de fonctionnement quasi-bloqué

L'étude de l'effet kink que nous avons développée jusqu'alors est basée sur l'analyse simultanée du courant de drain et de grille en fonction de la tension V_{ds} appliquée. Or, nous avons mis en évidence dans le cas du HEMT AlGaIn (cf. introduction de ce chapitre) la présence d'un courant de fuite de grille important. Par conséquent, notre étude ne peut s'appliquer sur ce composant, car le courant de fuite de grille masque tout autre phénomène.

Cependant, nous pouvons faire deux constats :

- le phénomène de kink est présent avec la même amplitude, que le nombre de pièges ionisés soit faible ou important (Figure 79). Les mesures effectuées sont toutes à puissance dissipée nulle (mesures de -8V à 1V par pas de 1V pour V_{gs}).




Figure 79 : influence des pièges sur l'effet kink en régime quasi-bloqué

- le phénomène de kink disparaît ou est repoussé à des niveaux de tensions bien supérieurs lorsque la température augmente (Figure 80). Les mesures présentées ont été effectuées dans les mêmes conditions de polarisation, à savoir $V_{gs0} = V_{ds0} = 0V$. La durée et la récurrence des pulses sont elles aussi identiques dans les deux cas (22°C et 150°C), et ont pour valeurs respectives 400 ns et 10µs.




Figure 80 : influence de la température sur l'effet kink en régime quasi-bloqué

VI. Conclusion

Tout au long de ce chapitre nous avons pu voir les effets des dynamiques lentes sur les performances en puissance dans les transistors à effet de champ micro-ondes. L'ensemble de cette étude est basée sur la caractérisation des transistors avec un banc de mesures en régime impulsionnel et l'interprétation de ces résultats de mesures.

Une étude thermique assez complète a été réalisée à partir de mesures électriques (cependant, il existe beaucoup d'autres techniques de mesure de température). Cette étude a permis de voir l'effet de la température sur le comportement statique et dynamique du transistor. La réalisation d'un modèle électrothermique à cinq cellules RC représentant le comportement en régime établi et transitoire de la température a été élaboré.

L'étude des effets des pièges a montré clairement leur implication dans la réduction de l'excursion du cycle de charge, et donc dans la diminution de la puissance de sortie. Une étude originale de l'effet kink mettant en jeu l'ionisation par impact et l'ensemble des pièges a été présentée. Cette étude repose sur l'analyse simultanée des courants de grille et de drain mesurés en fonction de la tension de drain.

L'ensemble de ces phénomènes limitatifs étant mis en exergue, il reste maintenant les intégrer dans les modèles des CAO. Ceci est l'objet du chapitre suivant.

Bibliographie

- [53] Cours de Physique des Composants, DEA Communications Optiques et Micro-ondes, Raymond Quéré, Université de Limoges
- [54] S.M. Sze, "Physics of Semiconductor Devices", 2nd Edition, 1981, ISBN 0-471-09837-X
- [55] Chafik Meliani, "Circuits intégrés amplificateurs à base de transistors HEMT pour les transmissions numériques à très haut débit (≥ 40 Gbit/s)", Thèse de doctorat, Discipline : Electronique, Université de Paris VII Denis Diderot U.F.R. de Physique, Juin 2003
- [56] « Composants micro-ondes », P. Pouvil, Les éditions Masson
- [57] R.J. Trew, G.L. Bilbro, W. Kuang, Y. Liu, and H. Yin, "Microwave AlGaIn/GaN HFETs", IEEE microwave magazine, 1527-3342/05/\$20.00©2005 IEEE, March 2005
- [58] J.P. Teyssier, R. Quéré, J. Obregon, "Accurate Non-linear Characterization of Microwave Semiconductor Devices Using Pulse Measurement Technique", IEEE MTT Workshop, pp. 208-212, Ratingen (Germany), 1991
- [59] Jean Pierre Teyssier, "Caractérisation en impulsions des transistors micro-ondes : Application à la modélisation non-linéaire pour la C.A.O. des circuits", Thèse de doctorat, Université de Limoges, Janvier 1994
- [60] J.P. Teyssier, J.P. Viaud, R. Quéré, "A new Nonlinear I(V) model for FET devices including Breakdown Effects", IEEE Microwave and Guided Wave Letters, Vol 4 N°4, pp104-106, Avril 1994
- [61] Z. Ouarch, M. Perez, J.P. Teyssier, Ph. Bouysse, "Banc de caractérisation sous pointes de composants actifs en régime impulsionnel dans la bande 1-40 GHz", JNM, Saint Malo, pp.510-511 Mai 1997
- [62] J.P. Teyssier, Ph. Bouysse, Z. Ouarch, T. Peyretailade, R. Quere, "40 GHz/150 ns Versatile Pulsed Measurement System for Microwave Transistor Isothermal Characterization", IEEE MTT (Microwave Theory and Techniques), Décembre 1998
- [63] Z. Ouarch, "Caractérisation et modélisation des effets de pièges et thermiques des transistors a effet de champ sur AsGa : Application à la simulation de la dynamique lente des circuits non-linéaires micro-ondes", Thèse de doctorat, Université de Limoges, Janvier 1999
- [64] D. Siriex, "Modélisation non-linéaire des MESFETs sur carbure de silicium pour l'amplification de puissance micro-ondes", Thèse de doctorat, Université de Limoges, Janvier 2000

- [65] S. Augaudy, "Caractérisation et modélisation des transistors micro-ondes, Application à l'étude de la linéarité des amplificateurs à fort rendement", Thèse de doctorat, Université de Limoges, Mars 2002
- [66] J.J. Raoux, " Modélisation non-linéaire des composants électronique : du modèle analytique au modèle tabulaire paramétré", Thèse de doctorat, Université de Limoges, Mars 1995
- [67] R. Aubry, C. Dua, J.-C. Jacquet, F. Lemaire, P. Galtier, B. Dessertenne, Y. Cordier, M. -A. DiForte-Poisson, and S. L. Delage, "Temperature measurement by micro-Raman scattering spectroscopy in the active zone of AlGa_N/Ga_N high-electron-mobility transistors", *Eur. Phys. J. Appl. Phys.* 27, 293–296 (2004)
- [68] D. Pogany, S. Bychikhin, M. Litzenberger, E. Gornik, G. Groos and M. Stecher, "Extraction of spatio-temporal distribution of power dissipation in semiconductor devices using nanosecond interferometric mapping technique", *Appl. Phys. Lett.*, vol. 81, no.15, pp.2881-2883, (2002)
- [69] D. Pogany, V. Dubec, S. Bychikhin, C. Fürböck, M. Litzenberger, G. Groos, M. Stecher, E. Gornik, "Single-shot thermal energy mapping of semiconductor devices with the nanosecond resolution using holographic interferometry", *IEEE Electron. Dev. Lett.*, vol. 23, no. 10, pp.606-608, (2002)
- [70] R. Aubry, J.-C. Jacquet, B. Dessertenne, E. Chartier, D. Adam, Y. Cordier, F. Semond, J. Massies, M.-A. DiForte-Poisson, A. Romann, and S.L. Delage, "Thermal characterisation of AlGa_N/Ga_N HEMTs grown on silicon and sapphire substrates based on pulsed I-V measurements", *Eur. Phys. J. AP* 22, 77–82 (2003)
- [71] O. Jardel, "Contribution à la mise en place de moyens de simulations électrothermiques non linéaires à l'aide de maillages thermiques 3D de transistors micro-ondes de puissance Ga_N", Rapport de stage de 3^{ième} année/DEA, Polytech' Marseille, Université d'Aix-Marseille I, Juin 2004
- [72] P.W. webb, "Measurement of Thermal Resistance Using Electrical Methods", *IEEE Proc.*, vol. 134, Pt. 1, pp. 51-56, April 1987
- [73] Steven C. Binari, Member, IEEE, P. B. Klein, and Thomas E. Kazior, Member, IEEE, "Trapping Effects in Ga_N and SiC Microwave FETs", Invited Paper, *Proceedings of The IEEE*, Vol. 90, No. 6, June 2002

- [74] I. Daumiller, D. Theron, C. Gaquiere, A. Vescan, R. Dietrich, A. Wieszt, H. Leier, R. Vetry, U. K. Mishra, I. P. Smorchkova, N. X. Nguyen, and E. Kohn, "Current instabilities in GaN-based devices," *IEEE Electron Device Lett.*, vol. 22, pp. 62–64, Feb. 2001
- [75] Ramakrishna Vetry, "Polarization Induced 2DEG in AlGaIn/GaN HEMTs : On the origin, DC and transient characterization", dissertation of PhD in Electrical and Computer Engineering, UNIVERSITY OF CALIFORNIA, Santa Barbara, December 2000
- [76] Charbonniaud, C.; De meyer, S.; Quere, R.; Teyssier, J.P., "Electrothermal and trapping effects characterisation", GAAS 2003, 6-7 Oct, 2003 Munich
- [77] S. De Meyer ; C. Charbonniaud ; R. Quere ; M. Campovecchio ; R. Lossy ; J. Wurfl, "Mechanism of power density degradation due to trapping effects in AlGaIn/GaN HEMTs", *IEEE MTTs Digest, 2003, pages 455 à 458*
- [78] W. Lu, V. Kumar, R. Schwindt, E. Piner, I. Adesida, "A comparative study of surface passivation on AlGaIn/GaN HEMTs", *Solid-State Electronics* 46 (2002) 1441–1444
- [79] K. Horio *et al.*, "Two Dimensional Analysis of Substrate-Trap Effect on Turn-On characteristics in GaAs MESFETs" *IEEE Trans. On Electron. Devices*, vol 47, n°3, pp. 617-624, March 2000
- [80] W S Tan, P A Houston, P J Parbrook, G Hill and R J Airey, "Comparison of different surface passivation dielectrics in AlGaIn/GaN heterostructure field-effect transistors", *J. Phys. D: Appl. Phys.* 35 (2002) 595–598
- [81] Bruce M. Green, *Student Member, IEEE*, Kenneth K. Chu, E. Martin Chumbes, *Student Member, IEEE*, Joseph A. Smart, James R. Shealy, *Member, IEEE*, and Lester F. Eastman, *Life Fellow, IEEE*, "The Effect of Surface Passivation on the Microwave Characteristics of Undoped AlGaIn/GaN HEMT's", *IEEE Electron Device Letters*, VOL. 21, NO. 6, June 2000
- [82] D. Ducatteau, M. Werquin, C. Gaquière, D. Théron, T. Martin, E. Delos, B. Grimbert, E. Morvan, N. Caillas, V. Hoël, J.C. De Jaeger, S. Delage., "Influence of passivation on High-Power AlGaIn/GaN HEMT devices at 10GHz", 12th GAAS[®] Symposium-Amsterdam, 2004
- [83] L. Zhang, L. F. Lester, A. G. Baca, R. J. Shul, P. C. Chang, C. G. Willison, U. K. Mishra, S. P. Denbaars, and J. C. Zolper, "Epitaxially-grown GaN junction field effect transistors", *IEEE Trans. Electron Devices*, vol. 47, pp. 507–511, Mar. 2000
- [84] Horio, K., Fuseya, Y. "Two-dimensional simulations of drain-current transients in GaAs MESFET's with semi-insulating substrates compensated by deep levels", *IEEE Transactions on Electron Devices*, vol.41, (no.8), Aug. 1994. p.1340-6

- [85] K. Horio and K. Yonemoto, "Analysis of Drain Lag and Power Compression in GaN MESFET", 12th GAAS[®] Symposium-Amsterdam, 2004
- [86] Alexandre Siligaris, Gilles Dambrine, François Danneville, "Non-Linear Modeling of the Kink Effect in Deep Sub-micron SOI MOSFET", 12th GAAS[®] Symposium-Amsterdam, 2004
- [87] T. Zimmer, D. O. Bodi, J. M. Dumas, N. Labat, A. Touboul, and Y. Danto, "Kink effect in HEMT structures: A trap-related semiquantitative model and an empirical approach for SPICE simulation," *Solid State Electron.*, vol. 35, no. 10, pp. 1543–1548, 1992
- [88] W. Kruppa and J. B. Boos, "Examination of the kink effect in In-AlAs/InGaAs/InP HEMT's using sinusoidal and transient excitation," *IEEE Trans. Electron Devices*, vol. 42, pp. 1717–1723, 1995
- [89] Richard T. Webster, *Member, IEEE*, Shangli Wu, and A. F. M. Anwar, *Member, IEEE*, "Impact Ionization in InAlAs/InGaAs/InAlAs HEMT's", *IEEE Electron Device Letters*, VOL. 21, NO. 5, May 2000
- [90] Mark H. Somerville *at al*, "Direct Correlation Between Impact Ionization and the Kink Effect in InAlAs/InGaAs HEMT's", *IEEE Electron Device Letters*, VOL. 17, NO. 10, October 1996
- [91] Kazushige Horio, *Senior Member, IEEE*, and Akira Wakabayashi, "Numerical Analysis of Surface-State Effects on Kink Phenomena of GaAs MESFETs", *IEEE Transactions on Electron Devices*, VOL. 47, NO. 12, December 2000
- [92] Yasutaka Mitani, Daisuke Kasai, and Kazushige Horio, *Senior Member, IEEE*, "Analysis of Surface-State and Impact-Ionization Effects on Breakdown Characteristics and Gate-Lag Phenomena in Narrowly Recessed Gate GaAs FETs", *IEEE Transactions on Electron Devices*, VOL. 50, NO. 2, February 2003

Chapitre 3 : Modélisation électrothermique
non-linéaire d'un transistor HEMT
AlGaN/GaN : validation par des mesures grand
signal

I. Introduction

La phase de CAO est une étape cruciale dans la réalisation des amplificateurs de puissance. Le fait de concevoir des HPAs en technologie MMICs interdit toute modification ultérieure à la fabrication. Par conséquent, la mise à disposition de modèles précis prenant en compte un maximum de paramètres est une aide appréciable pour le concepteur.

Ce chapitre présente les méthodes d'extraction utilisées pour réaliser un modèle non-linéaire électrothermique de transistors à effet de champ. L'unique modèle présenté sera celui du transistor HEMT AlGaIn/GaN 8x125 traité par Daimler Chrysler sur substrat SiC.

Ce modèle sera validé par des mesures load-pull CW basées sur l'utilisation d'un analyseur de réseaux vectoriel, mais aussi de façon plus originale par des mesures load-pull CW temporelles réalisées avec un LSNA (Large Signal Network Analyser).

Un point important dans les modèles, autre que la précision, est la rapidité de convergence et la robustesse de celle-ci. Une simulation en Harmonique-Balance mettant en jeu une excursion importante de la puissance d'entrée pour un point de polarisation choisi sera présentée pour vérifier ces dernières.

II. Modélisation électrothermique non-linéaire du transistor HEMT AlGaIn/GaN 8x125 QQ0104C

II.A. Contexte

Comme nous l'avons vu dans le Chapitre 2, les effets des pièges sur les caractéristiques de sortie des transistors dépendent essentiellement de la tension de repos appliquée au transistor. La Figure 81 montre, en effet, une dépendance assez importante du courant de drain en fonction de l'état d'ionisation des pièges (8x125 QQ0104C).




Figure 81 : influence des effets des pièges et de la température due à la polarisation sur le courant de drain

La dépendance des effets des pièges en fonction de la tension de grille apparaît nettement. Par contre, la dépendance des effets des pièges en fonction de la tension de drain est plus difficile à faire apparaître car il est impossible de pincer le transistor. Cependant, l'augmentation de la tension de coude indique la présence de drain-lag lorsque le transistor est polarisé en classe AB. Le modèle que nous allons présenter maintenant sera un modèle qui ne prend pas en compte les effets des pièges de manière générale. Cependant, le transistor étant caractérisé pour une tension de polarisation de repos fixe, les caractéristiques $I(V)$ utilisées pour établir le modèle dépendent du point de repos. Par conséquent, on peut dire que ce modèle prend en compte les effets des pièges pour le point de polarisation choisi et dans une zone restreinte autour de ce point. La dépendance en température sera quant à elle prise en compte.

La topologie du modèle générique (bas niveau) que nous allons utiliser sera une topologie de type « explosé » (à la différence des modèles de type « boîte noire ») permettant l'accès aux éléments intrinsèques. Dans cette catégorie, le modèle de base retenu est le modèle couramment utilisé dans notre laboratoire, c'est-à-dire un modèle dont la principale non linéarité (la source de courant) est représentée grâce aux équations de Tajima.

II.B. Modèle électrique petit signal

Le transistor que nous allons modéliser au cours de cette étude est le transistor HEMT AlGaN 8x125 0.25 (0.25 μm de longueur de grille) p35 (pitch de 35 μm) QinetiQ 0104C sur substrat SiC processé par Daimler Chrysler (Figure 82).




Figure 82 : 8x125 0.25 p35 QQ0104C

B.1. Topologie du modèle petit signal

Une analyse de la structure du transistor au premier ordre fait apparaître un schéma équivalent petit signal à éléments localisés correspondant au fonctionnement dans la zone saturée. Chaque élément représente un comportement physique ou une propriété électrique du transistor à effet de champ (Figure 83).




Figure 83 : Origine physique du schéma équivalent du FET

Le schéma équivalent petit signal (en régime saturé) est représenté à la Figure 84. Il est constitué des éléments suivants :

- les éléments extrinsèques :

- L_g , L_d et L_s sont des inductances parasites liées à la topologie du transistor. Les lignes d'accès peuvent être modélisées comme des inductances parasites supplémentaires.

- R_d et R_s représentent les résistances parasites dues aux contacts ohmiques. R_g représente la résistance de grille, liée au métal qui constitue le contact Schottky.

- C_{pg} et C_{pd} représentent les capacités de plots du transistor.

- les éléments intrinsèques :

- la transconductance G_m qui traduit le mécanisme de contrôle du courant dans le canal par la commande de grille :

$$(1) \quad G_m = \left. \frac{\partial I_d}{\partial V_{gs}} \right|_{V_{ds}=cte}$$

- La conductance de sortie G_d représente les effets d'injection des électrons dans le canal :

$$(2) \quad G_d = \left. \frac{\partial I_d}{\partial V_{ds}} \right|_{V_{gs}=cte}$$

- Les capacités grille-source et grille-drain représentent les variations de charges accumulées sous la grille, sous l'effet des tensions respectives V_{gs} et V_{gd} :

$$(3) \quad C_{gs} = \left. \frac{\partial Q_g}{\partial V_{gs}} \right|_{V_{gd} = cte}$$

$$(4) \quad C_{gd} = \left. \frac{\partial Q_g}{\partial V_{gd}} \right|_{V_{gs}=cte}$$

- R_{gd} et R_i sont liées à des effets distribués sous la grille, τ correspond à un retard associé à la transconductance G_m , et C_{ds} prend en compte les effets parasites de couplage électrostatique entre l'électrode de drain et celle de la source.




Figure 84 : topologie du schéma équivalent petit signal

Le domaine de validité du modèle décrit précédemment est limité aux points de fonctionnement où le courant de grille est nul. Pour le rendre utilisable lorsque la jonction Schottky est en conduction, deux conductances sont placées entre grille-source et grille-drain. Les résistances différentielles des diodes mesurées en statique sont ainsi prises en compte (Figure 85).




Figure 85 : modèle différentiel valide jusqu'à la zone de conduction

B.2. Extraction des éléments extrinsèques et intrinsèques

L'extraction d'un modèle électrique consiste à déterminer les valeurs des éléments extrinsèques puis à en déduire les valeurs des éléments intrinsèques quel que soit le point de polarisation du transistor.

La qualité finale du modèle dépend fortement de la précision avec laquelle sont estimés les éléments extrinsèques du circuit équivalent. Pour cela, nous utilisons une méthode par optimisation basée sur le fait qu'il n'existe qu'un seul jeu de paramètres extrinsèques ($Rg, Lg, Cpg, Rd, Ld, Cpd, Rs, Ls$) pour lequel les paramètres intrinsèques ($Gm, Gd, Cgs, Cgd, Cds, Ri, Rgd, \tau$) sont indépendants de la fréquence [93]. L'algorithme d'optimisation utilise la méthode du recuit simulé afin de s'affranchir des minimums locaux [66]. Son principe est le suivant :

- pour un jeu de paramètres extrinsèques donnés, on extrait la matrice admittance intrinsèque $[Y]^{int}$ à partir des paramètres $[S]$ mesurés [94] (extraction directe). La matrice $[Y]^{int}$ est obtenue par transformations successives de la matrice $[S]$ mesurée (Figure 86).




Figure 86 : détermination de la matrice admittance intrinsèque du transistor

- ensuite, à partir de la matrice admittance intrinsèque, on calcule analytiquement l'ensemble des paramètres intrinsèques du modèle. Cette méthode est utilisable car le nombre d'éléments du modèle correspond exactement au nombre des paramètres mesurés (8 paramètres).

$$(5) \quad C_{gd} = \frac{-\text{Im}\{Y_{12}\}}{\omega} \left[1 + \left(\frac{\text{Re}\{Y_{12}\} + G_{dgd}}{\text{Im}\{Y_{12}\}} \right)^2 \right]$$

$$(6) \quad R_{gd} = \frac{-(\text{Re}\{Y_{12}\} + G_{dgd})}{C_{gd}^2 \omega^2} \left[1 + \left(\frac{\text{Re}\{Y_{12}\} + G_{dgd}}{\text{Im}\{Y_{12}\}} \right)^2 \right]$$

$$(7) \quad C_{gs} = \frac{(\text{Im}\{Y_{11}\} + \text{Im}\{Y_{12}\})}{\omega} \left[1 + \left(\frac{\text{Re}\{Y_{11}\} + \text{Re}\{Y_{12}\} - G_{dgs}}{\text{Im}\{Y_{11}\} + \text{Im}\{Y_{12}\}} \right)^2 \right]$$

$$(8) \quad G_d = \text{Re}\{Y_{12}\} + \text{Re}\{Y_{22}\}$$

$$(9) \quad C_{ds} = \frac{1}{\omega} (\text{Im}\{Y_{12}\} + \text{Im}\{Y_{22}\})$$

$$(10) \quad R_i = \frac{(\text{Re}\{Y_{11}\} + \text{Re}\{Y_{12}\} - G_{dgs})}{C_{gs}^2 \omega^2} \left[1 + \left(\frac{\text{Re}\{Y_{11}\} + \text{Re}\{Y_{12}\} - G_{dgs}}{\text{Im}\{Y_{11}\} + \text{Im}\{Y_{12}\}} \right)^2 \right]$$

$$(11) \quad G_m = \sqrt{(A^2 + B^2)(1 + R_i^2 C_{gs}^2 \omega^2)}$$

$$(12) \quad \tau = -\frac{1}{\omega} \text{arctg} \left(\frac{B + A R_i C_{gs} \omega}{A - B R_i C_{gs} \omega} \right)$$

$$(13) \quad A = \text{Re}\{Y_{21}\} - \text{Re}\{Y_{12}\}, B = \text{Im}\{Y_{21}\} - \text{Im}\{Y_{12}\}$$

- enfin, chaque élément est calculé pour chaque point de fréquence mesuré lors de la caractérisation du transistor.

On obtient ainsi les dispersions des éléments intrinsèques avec la fréquence : $C_{gs}(\omega)$, $C_{ds}(\omega)$, $C_{gd}(\omega)$, $g_m(\omega)$, $g_d(\omega)$, $\tau(\omega)$, $R_{gd}(\omega)$, $R_i(\omega)$. Les valeurs finales retenues pour les éléments intrinsèques du circuit résultent d'une moyenne fréquentielle dans la bande de mesure. On

recommence l'opération jusqu'à avoir une dispersion fréquentielle minimale des éléments intrinsèques.

Pour déterminer les bornes de certains éléments extrinsèques qui vont être optimisés, nous polarisons le transistor à $V_{ds} = 0V$ et $V_{gs} \gg V_p$ [94]. Pour une densité du courant de grille suffisamment importante, l'influence des capacités (C_{pd} , C_{pg} , C_{gs} , C_{ds} et C_{gd}) devient négligeable. Les paramètres [S] du transistor se réduisent alors à des expressions dont les parties réelles sont indépendantes de la fréquence alors que les parties imaginaires varient linéairement. On obtient alors :

$$(14) \quad \text{Im}(Z_{11}) = j.w.(L_s + L_g)$$

$$(15) \quad Z_{21} = Z_{12} = \left(R_s + \frac{R_c}{2} + j.w.L_s \right) \text{ où } R_c \text{ est la résistance du canal}$$

$$(16) \quad Z_{22} = R_d + R_s + R_c + j.w.(L_s + L_d)$$

$$(17) \quad \text{Re}(Z_{22}) = R_d + R_s + R_c = R_{on}, \text{ (permet de vérifier la cohérence du modèle entre les mesures I(V) et paramètres [S])}$$

B.3. Application au transistor 8x125 QQ0104C

Nous appliquons la technique exposée précédemment au transistor 8x125 QQ0104C. Les tensions de polarisation de repos sont les suivantes : $V_{gs0} = -6.5V$, $V_{ds0} = 25.6V$. Les plans de modélisation sont choisis comme étant les mêmes que les plans de mesures, c'est-à-dire que les inductances L_g et L_d représentent les inductances parasites liées à la topologie du transistor plus les lignes d'accès. La bande de fréquence d'analyse est 4-40 GHz.

Les valeurs des paramètres extrinsèques sont présentés au Tableau 6.

Rg (Ohms)	Lg (pH)	Cpg (fF)	Rd (Ohms)	Ld (pH)	Cpd (fF)	Rs (Ohms)	Ls (pH)
1.37	143.3	90	0.54	112	90	0.51	10.27

Tableau 6 : valeur des éléments extrinsèques du transistor 8x125 QQ0104C

Nous obtenons par la méthode d'extraction directe à partir des paramètres extrinsèques les paramètres intrinsèques au point de polarisation instantanée choisi : $V_{gsi} = -6V$, $V_{dsi} = 22.8V$. Les valeurs de paramètres intrinsèques pour ce point de polarisation instantanée sont présentées au Tableau 7.

Cgs (fF)	Cgd (fF)	Gm (mS)	Gd (mS)	Cds (fF)	Ri (Ohms)	Tau (ps)	Rgd (Ohms)
697.5	89.6	207.5	14.78	226.7	0.357	1.334	41.25

Tableau 7 : valeur des éléments intrinsèques du transistor 8x125 QQ0104C pour un point de polarisation instantanée $V_{gsi} = -6V$, $V_{dsi} = 22.8V$

Nous présentons à la Figure 87 une comparaison mesures-modèle petit signal pour ce même point de polarisation instantanée ($V_{gsi} = -6V$, $V_{dsi} = 22.8V$). La bande de fréquence d'analyse est de 4-40 GHz.




Figure 87 : comparaison mesure-modèle petit signal du transistor 8x125 QQ0104C pour le point de polarisation instantanée $V_{gsi} = -6V$, $V_{dsi} = 22.8V$

Le banc de caractérisation en mode impulsif permet d'obtenir un fichier de paramètres [S] pour chaque point de mesure I(V). Une extraction multi-polarisations est pratiquée sur l'ensemble des points du réseau I(V) et permet ainsi d'obtenir les variations non-linéaires de chaque élément en fonction des tensions de polarisations instantanées. Le modèle grand signal sera obtenu par intégration de l'ensemble des modèles linéaires (petit signal) obtenus à chaque point du réseau I(V).

Nous présentons sur la Figure 88 les principales non linéarités du modèle (C_{gs} , C_{gd} , G_m , et G_d) en fonction des tensions de polarisations instantanées du transistor HEMT 8x125 QQ0104C. Les résistances R_i et R_{gd} , la capacité C_{ds} et le retard τ seront considérés comme constants dans la suite de cette étude, ceci étant dû fait qu'ils varient faiblement en fonction des tensions de polarisations.




Figure 88 : variation des capacités C_{gs} et C_{gd} , de la transconductance G_m et de la conductance de sortie G_d en fonction des tensions de polarisations instantanées

II.C. Modèle non-linéaire convectif

C.1. topologie du modèle

La topologie du modèle non-linéaire des caractéristiques $I(V)$ est présentée à la Figure 89. Pour un point de polarisation de repos donné, ce modèle permet une description complète du comportement statique à l'aide de l'ensemble des éléments suivants :

- R_g, R_d, R_s : résistances d'accès,
- I_{ds} : modèle de la source de courant,
- I_{BDG} : générateur d'avalanche,
- I_{DGS}, I_{DGD} : diodes d'entrée.




Figure 89 : modèle non-linéaire convectif

C.2. la source de courant I_{ds}

L'effet fondamental du transistor à effet de champ est décrit par une source de courant non-linéaire commandée par les tensions V_{gs} et V_{ds} . Le modèle de base de la source de courant est celui de Tajima [95] avec 9 paramètres d'ajustage.

$$(18) \quad I_{d_{Tajima}} = \frac{I_{DSS}}{1 - \frac{1}{m}(1 - e^{-m})} \left[V_{GSN} - \frac{1}{m}(1 - e^{-mV_{GSN}}) \right] \left[1 - e^{-V_{DSN}(1 - aV_{DSN} - bV_{DSN}^2)} \right] \text{ avec :}$$

$$V_{GSN} = 1 + \frac{V_{GS}(t - \tau) - V\phi}{V_P}, \quad V_{DSN} = \frac{V_{DS}}{V_{DSP} \left(1 + w \frac{V_{GS}(t - \tau)}{V_P} \right)} \text{ et } V_P = V_{P0} + pV_{DSP} + V\phi$$

Il décrit les caractéristiques de sortie des transistors à effet de champ de la zone de pincement jusqu'à la limite de la zone de conduction pour les valeurs positives de V_{ds} . Cependant, un terme correctif a été rajouté (*Correct_GmGd*) de façon à rendre compte de la décroissance de la transconductance Gm présente dans les transistors HEMTs [96] :

$$(19) \quad Id = I_{d_{Tajima}} \times \text{Correct_GmGd} \text{ avec :}$$

$$\text{Correct_GmGd} = 1 + \beta_{gm} \times (V_{ds} + V_{dm}) \times (1 + \tanh(\alpha_{gm} \times (V_{gs} - V_{gm})))$$

C.3. Le générateur d'avalanche I_{BDG}

La modélisation du courant d'avalanche est très importante puisqu'elle permet de limiter l'excursion de la tension V_{ds} . Contrairement à une caractérisation classique souvent destructrice, la technique de mesures en mode impulsionnel permet de caractériser les courants d'avalanche sans détérioration du composant (en principe !). Ce phénomène d'avalanche apparaît dans la zone de pincement du transistor lorsque celui-ci est soumis à une tension V_{ds} relativement importante provoquant ainsi la circulation d'un courant, du drain vers la grille. Il est modélisé par le générateur de courant I_{BDG} situé entre le drain et la grille :

$$(20) \quad I_{BDG} = Idg \times e^{AG \times VGS^4 + BG \times VGS^3 + CG \times VGS^2 + DG \times VGS + EG \times VDS}$$

C.4. Les diodes d'entrées ID_{GD} et ID_{GS}

Les diodes d'entrées représentent des générateurs de courant non-linéaires permettant de modéliser le courant positif de grille mesuré pour les fortes valeurs positives des tensions V_{gs} et V_{gd} . Les expressions utilisées pour modéliser ce courant sont les suivantes :

$$(21) \quad ID_{GD} = Is_{gd} \cdot e^{Alpha_{gd} \cdot V_{gd}}$$

$$(22) \quad ID_{GS} = Is_{gs} \cdot e^{Alpha_{gs} \cdot V_{gs}}$$

C.5. Application au transistor 8x125 QQ0104C

L'optimisation des paramètres en fonction de la zone de fonctionnement du transistor est assurée par un outil d'ajustage des mesures I(V) développé dans notre équipe [59], [66]. Nous employons le même algorithme d'optimisation que dans le cas de la recherche des paramètres extrinsèques. Les valeurs des résistances R_g , R_c , et R_d ont été déjà déterminées lors de l'extraction du modèle petit signal.

Nous présentons à la Figure 90 une comparaison mesures-modèle du transistor 8x125 QQ0104C. Les tensions de polarisation de repos sont les suivantes : $V_{gs0} = -6.5V$, $V_{ds0} = 25.6V$. Comme nous pouvons le constater, il apparaît un fort courant de fuite sur la grille. Ce comportement peut être modélisé en rajoutant une résistance entre la grille et le drain d'une valeur de 3.5 KOhms (Figure 91).




Figure 90 : comparaison mesures-modèle du courant de sortie et du courant d'entrée en fonction de la tension Vds




Figure 91 : modèle non-linéaire convectif avec résistance de fuite de grille

II.D. Modèle non-linéaire convectif électrothermique

[63]

Nous réalisons pour le même point de polarisation de repos ($V_{gs0} = -6.5V$, $V_{ds0} = 25.6V$) plusieurs mesures de réseaux I(V) à différentes températures de socle (22°C, 50°C, 100°C, 150°C). Le nombre de pièges ionisés est lui fixé par la polarisation de repos (on admet dans ce cas que la température a une faible influence sur les constantes de temps des pièges).

Après avoir optimisé le modèle pour une température choisie, le passage entre deux réseaux de courbes à deux températures différentes s'effectue par la modification d'un minimum de paramètres (Figure 92).

On constate que seuls les paramètres I_{dss} , P et W du modèle de Tajima varient avec la température ainsi que les paramètres de diodes I_{gs} et I_{gd} . Ces variations sont ajustées au moyen d'équations de type puissance pour la source de courant, et de type exponentielle pour les diodes.

$$(23) \quad I_{dss}(T) = I_{dss0} \cdot T^{I_{dss1}} \text{ avec } I_{dss0} = 1047.7 \text{ et } I_{dss1} = -1.1132$$

$$(24) \quad P(T) = P_0 \cdot T^{P_1} \text{ avec } P_0 = 2.10^{12} \text{ et } P_1 = -5.215$$

$$(25) \quad W(T) = W_0 \cdot T^{W_1} \text{ avec } W_0 = 5.10^{11} \text{ et } W_1 = -4.5952$$

$$(26) \quad I_{gs}(T) = I_{gs0} \cdot \exp(T \cdot I_{gs1}) \text{ avec } I_{gs0} = 2.10^{-26} \text{ et } I_{gs1} = 0.0749$$

$$(27) \quad I_{gd}(T) = I_{gd0} \cdot \exp(T \cdot I_{gd1}) \text{ avec } I_{gd0} = 2.10^{-26} \text{ et } I_{gd1} = 0.0749$$




Figure 92 : comparaison mesures-modèle du courant de sortie en fonction de la tension Vds pour une même polarisation de repos ($V_{gs0} = -6.5V$, $V_{ds0} = 25.6V$) à deux températures de socle différentes

II.E. Extraction et modèle des capacités C_{gs} et C_{gd}

[97]

Les capacités du modèle non-linéaire électrothermique, C_{gs} et C_{gd} , n'ont pas de dépendance en température du fait de leurs faibles variations vis-à-vis de celle-ci.

E.1. Méthode d'extraction des capacités C_{gs} et C_{gd}

Une fois l'ensemble des éléments du transistor ajustés, un cycle de charge idéal est alors tracé dans le réseau I(V), représentatif d'un fonctionnement en puissance du transistor (Figure 93).

Seules les valeurs capacitives, fonctions des polarisations de grille V_{gs} et de drain V_{ds} , appartenant à ce cycle de charge sont retenues pour la modélisation des capacités. Ceci permet d'utiliser des capacités non-linéaires à une dimension $C_{gs}(V_{gs})$ et $C_{gd}(V_{gd})$ ce qui facilite grandement leur intégration dans les simulateurs circuits. En effet, si l'on ne prend pas de précautions, des courants continus apparaissent dans les capacités non-linéaires à deux dimensions lors de simulations grand signal.




Figure 93 : Cycle de charge choisi dans le réseau I(V) pour représenter un fonctionnement en puissance du transistor. L'extraction des valeurs des deux capacités non-linéaires C_{GS} et C_{GD} est seulement faite le long du cycle de charge représenté

E.2. Modèle des capacités C_{gs} et C_{gd}

L'extraction multi-polarisations des paramètres intrinsèques du transistor donne accès aux valeurs de C_{gs} (resp. C_{gd}) en fonction de V_{gs} (resp. V_{gd}), le tout paramétré en fonction de V_{ds} . La Figure 94 et la Figure 95 montrent la variation des capacités C_{gs} et C_{gd} extraites sur l'ensemble du réseau I(V) (capacités à deux dimensions) et la variation des capacités C_{gs} et C_{gd} à une dimension extraites le long du cycle de charge estimé. Ce sont ces dernières que nous allons modéliser.




Figure 94 : Valeurs de la capacité C_{gs} extraites sur l'ensemble du réseau I(V) et suivant les valeurs obtenues le long du cycle de charge




Figure 95 : Valeurs de la capacité C_{gd} extraites sur l'ensemble du réseau I(V) et suivant les valeurs obtenues le long du cycle de charge

Les équations utilisées pour la modélisation des capacités $C_{gs}(V_{gs})$ et $C_{gd}(V_{gd})$ sont les suivantes :

$$(28) \quad C_{gs} = C_{gs0} + \frac{C_{gs1} - C_{gs0}}{2} [1 + \tanh(a \cdot (V_{gs} + V_m))] - \frac{C_{gs2}}{2} [1 + \tanh(b \cdot (V_{gs} + V_p))]$$

$$(29) \quad C_{gd} = C_{gd0} + \frac{C_{gd1} - C_{gd0}}{2} [1 + \tanh(c \cdot (V_{gd} + V_n))] - \frac{C_{gd2}}{2} [1 + \tanh(d \cdot (V_{gd} + V_q))]$$

avec C_{gs0} , C_{gs1} , C_{gs2} , C_{gd0} , C_{gd1} , C_{gd2} , a , b , c , d , V_m , V_n , V_p , V_q représentant les différents paramètres à optimiser.

La Figure 96 présente la comparaison mesures-modèle des capacités C_{gs} et C_{gd} extraites le long du cycle de charge estimé.




Figure 96 : comparaison mesures-modèle des capacités C_{gs} (a) et C_{gd} (b) extraites le long du cycle de charge.

II.F. Présentation du modèle non-linéaire électrothermique

L'ensemble des différents processus d'extraction et de modélisation décrit toute au long de cette partie, nous permet d'obtenir un modèle non-linéaire électrothermique complet pour un état de pièges fixé par les polarisation de repos, à savoir $V_{gs0} = -6.5V$, $V_{ds0} = 25.6V$.

Le circuit thermique implémenté est le circuit à cinq cellules RC défini dans le Chapitre 2. Ce modèle est présenté à la Figure 97. Ainsi réalisé, il reste donc à valider ce dernier par une série de mesures que nous allons détailler dans la prochaine partie.




Figure 97 : modèle non-linéaire électrothermique complet du transistor HEMT 8x125 QQ0104C

III. Validation du modèle

III.A. Validation du modèle grâce aux mesures I(V) et paramètres [S] en régime impulsionnel

A.1. En régime petit signal

Afin de vérifier le modèle que nous avons établi, une première validation peut être établie à partir des mesures en paramètres [S] qui ont été effectuées et qui ont servi dans les différentes étapes de la modélisation. Les Figure 98 et Figure 99 montrent une comparaison mesures-modèle pour une même polarisation de repos ($V_{gs0} = -6.5V$, $V_{ds0} = 25.6V$) et pour deux polarisations instantanées différentes, à savoir : ($V_{gsi} = -6V$, $V_{dsi} = 22.8V$) et ($V_{gsi} = -4V$, $V_{dsi} = 15.8V$). La bande de fréquence d'analyse pour les deux points de polarisation instantanée est de 4-40 GHz.




Figure 98 : comparaison mesures-modèle des paramètres [S] pour un point de polarisation instantanée $V_{gsi} = -6V$, $V_{dsi} = 22.8V$




Figure 99 : comparaison mesures-modèle des paramètres $[S]$ pour un point de polarisation instantanée
 $V_{gsi} = -4V$, $V_{dsi} = 15.8V$

A.2. En mode impulsionnel et continu

- Afin de valider le modèle, nous avons simulé le banc de mesures I(V) en régime impulsionnel (simulation temporelle). En plaçant des générateurs d'impulsions (résistance interne de 50Ω) en entrée et en sortie du transistor, nous pouvons décrire le comportement dynamique du modèle non-linéaire contenant le circuit qui calcule la température du composant. La Figure 100 illustre un exemple de simulation du courant de sortie comparée au résultat de mesures suite à une impulsion appliquée sur la grille et sur le drain (soit $V_{gsi} = -3.5V$ et $V_{dsi} = 25.6V$) avec une tension de repos $V_{gs0} = -6.5V$, $V_{ds0} = 20.6V$. La durée et la récurrence des impulsions sont identiques à celles des mesures (soit respectivement $1 \mu s$ et $10 \mu s$). A ce point de polarisation instantanée, nous obtenons un bon accord mesures-modèle. La polarisation de repos de drain ($20.6 V$) est différente de celle qui a servi à l'extraction du modèle ($25.6 V$). Par conséquent, nous pouvons en déduire que le modèle électrothermique reste valide pour une zone limitée de V_{ds} et V_{gs} autour du point de polarisation.




Figure 100 : comparaison mesures-modèle en régime pulsé pour une impulsion de $1 \mu s$

- Pour vérifier la validité du modèle thermique, un second modèle convectif électrothermique a été conçu à partir des mesures effectuées pour une polarisation de repos $V_{gs0} = V_{ds0} = 0V$, de façon à pouvoir le comparer aux mesures effectuées en continu. Seuls les paramètres extrinsèques du modèle convectif électrothermique extrait pour le point $V_{gs0} = -6.5V$ et $V_{ds0} = 25.6V$ sont conservés. En effet, le nombre de pièges ionisés étant principalement fixé par les polarisations de repos, il n'est pas pertinent de comparer le modèle extrait pour une polarisation en classe AB avec les mesures faites en continu. Cette comparaison mesures-modèle est présentée à la Figure 101.




Figure 101 : comparaison entre mesures en continu et modèle extrait pour le point de polarisation $V_{gs0} = V_{ds0} = 0V$

III.B. Validation du modèle en régime grand signal

B.1. Mesures load-pull

1.a. Le banc de mesure load-pull avec tuner passif

[98][99][100][101]

Le banc de mesure « load-pull » vectoriel qui nous a servi à valider le modèle non-linéaire électrothermique du transistor 8x125 QQ0104C est présenté à la Figure 102.

Ce banc permet notamment d’optimiser les conditions d’adaptation puis d’effectuer des mesures de puissance calibrées dans le plan des pointes, afin d’observer les performances du composant en fonction des impédances de charges présentées et du niveau de puissance du signal d’excitation.




Figure 102 : architecture du banc de mesure load-pull avec tuner passif

Ce banc permet de mesurer précisément le coefficient de réflexion en entrée du dispositif. En plus de critères classiques tels que le gain en puissance et la puissance de sortie, le calcul du rendement en puissance ajoutée est alors possible. Le calcul du rendement en puissance ajoutée (*PAE*) est alors obtenu comme suit :

$$(11) \quad PAE = \frac{P_s - P_{dispo} \cdot (1 - |\Gamma_e|)}{P_{DC}} \quad \text{où } P_{dispo} \text{ est la puissance disponible délivrée par le générateur}$$

Enfin, il permet d'observer l'évolution de la phase du gain complexe (AM/PM) du transistor sous test en fonction de la puissance entrante dans le dispositif. Ce dernier critère permet d'obtenir des informations importantes sur les composants en terme de linéarité.

1.b. Mesures load-pull mono-porteuse

L'analyse du comportement fort signal en mono-porteuse, à la fréquence de 10 GHz, du transistor HEMT AlGaIn/GaN 8x125 QQ0104C a été effectuée pour un point de polarisation de repos égale à $V_{gs0} = -7$ V et $V_{ds0} = 20$ V.

L'impédance de charge à la fréquence fondamentale correspond à l'impédance de charge optimale présentée au transistor pour obtenir l'optimum en puissance. Les impédances de fermeture sont les suivantes :

$$Z_{load}(f_0) = (16.2 + j \times 12.1) \text{ Ohms}$$

$$Z_{load}(n.f_0) = 50 \text{ Ohms , avec } n > 1$$

Les résultats obtenus sont présentés à la Figure 103. La valeur maximum du rendement en puissance ajouté est de 35.6% (pour $P_e = 26$ dBm). La puissance de sortie correspondant à PAE_{max} est de 34.9 dBm avec un gain en puissance associé de 8.9 dB.




Figure 103 : comparaison mesures-modèle grand signal CW à 10 GHz

B.2. Mesures LSNA

[100], [102], [103], [104], [105]

2.a. Introduction

L'acquisition des signaux issus d'un dispositif actif soumis à un signal d'excitation de forte puissance nécessite la mesure des signaux incidents et réfléchis à la fréquence f_0 , et aux harmoniques. De plus, la mesure sera particulièrement représentative du comportement du dispositif sous test si les ondes mesurées sont les ondes calibrées dans les plans du DUT. Une première approche « naturelle » serait l'acquisition temporelle de ces signaux grâce aux

oscilloscopes à échantillonnage. Cependant, plusieurs limitations intrinsèques à ces appareils sont à prendre en considération :

- la faible dynamique verticale (≤ 8 bits),
- le manque de stabilité de la base de temps (Trigger),
- l'étalonnage standard des voies de mesures est réalisé dans les plans d'entrée de l'oscilloscope, et non dans les plans du DUT.

Afin de remédier à tous ces problèmes, la société Agilent NMDG a conçu un appareil de mesures dédié à la mesure grand signal. Cet appareil appelé LSNA (*Large Signal Network Analyser*) permet d'acquérir les quatre signaux issus du dispositif sous test simultanément [106] avec une dynamique verticale de 65 dB et une bande passante du DC à 50 GHz. L'ensemble du système est synchronisé à partir d'un signal d'horloge de référence (10 MHz). Enfin, une méthode d'étalonnage spécifique offre la possibilité de connaître les valeurs des ondes calibrées dans les plans du DUT.

2.b. Présentation et principe du LSNA

Le principe de base du LSNA repose sur la méthode de l'acquisition des quatre signaux RF (ondes incidentes et ondes réfléchies du quadripôle) issus du dispositif sous test. L'acquisition de ces signaux est réalisée simultanément par conversion de fréquence des signaux RF dans une bande de fréquence intermédiaire avec conservation des relations d'amplitude et de phase. Ainsi, les signaux obtenus en fréquence intermédiaire sont les images rigoureuses des signaux RF (sous certaines conditions). Cette opération est réalisée par le « down-converter box ». Ensuite, ces quatre signaux en bande intermédiaire sont échantillonnés puis numérisés. Les corrections à faire sur le signal sont faites de façon logicielle sur les mesures brutes en sortie des ADC (Analog to Digital Converter) qui disposent d'une grande dynamique (14 bits). Un schéma simplifié de la structure du LSNA est présenté à la Figure 104.




Figure 104 : schéma simplifié du système LSNA

2.c. Conversion de fréquence et choix des fréquences

La conversion de fréquence est réalisée par sous échantillonnage cohérent des ondes RF. Un synthétiseur de grande qualité (source FI sur la Figure 104) fournit une fréquence comprise entre 10 et 25 MHz, avec une précision de l'ordre de 0.01 Hz (précision qui dépend de la source utilisée en référence). La diode SRD (Step Recovery Diode) doit être vue comme un générateur d'impulsions. La période du train d'impulsions est celle du signal sinusoïdal généré par source FI. Un mélange est ensuite réalisé entre le signal issu de la SRD (peigne fréquentiel) et les

signaux RF. Des produits ainsi réalisés, seules les composantes de fréquence inférieures à 10 MHz sont conservées (utilisation d'un filtre passe bas). Puis enfin, ce résultat est numérisé.

Cependant, il existe des contraintes d'accord de fréquences internes pour réaliser des mesures avec le LSNA [100], [107], [108]. Ceci est le prix à payer pour éviter les imprécisions liées à l'utilisation d'un Trigger. Nous ne présenterons dans ce manuscrit que les conditions fréquentielles relatives à un fonctionnement en mode CW, car dans le cas de signaux pulsés, par exemple, d'autres contraintes découlant de ce mode de fonctionnement sont à considérer. Dans notre cas, la condition essentielle à remplir est la suivante : la fréquence de la source FI est calculée de telle sorte que le spectre « image bande étroite » préserve les relations d'ordre, d'amplitude et de phase entre les fréquences harmoniques du spectre initial du signal d'entrée. le processus d'échantillonnage conduit donc à une compression du signal RF large bande en un signal image basse fréquence. Cela se traduit mathématiquement par :

$$(12) \quad \tilde{f}_n = (n+1).(f_0 - k.f_e) < \frac{f_e}{2} \text{ où } f_e \text{ est la fréquence FI du peigne de Dirac issu de la SRD,}$$

\tilde{f}_n est la fréquence image de l'harmonique considérée, k est le rang de l'harmonique de la source FI considérée, et $n \in \mathcal{N}$.

Il n'existe qu'une seule combinaison entre f_e et f_0 qui permet à \tilde{f}_n d'être dans la bande $\left[DC, \frac{f_e}{2} \right]$. Les autres composantes sont, quant à elles, éliminées par le filtre passe-bas.

Un exemple du principe de la conversion de fréquence est présenté à la Figure 105 lorsqu'un fort signal CW est appliqué à un dispositif non linéaire de fréquence fondamentale de 1 GHz. Dans un souci de clarté, une seule voie est représentée.




Figure 105 : principe de fonctionnement du LSNA en régime CW fort signal

2.d. Procédure d'étalonnage

L'analyse grand signal sous-entend la prise en compte des nombreux harmoniques générés par le dispositif non-linéaire sous test. Ceci est rendu possible par l'architecture même du LSNA, mais aussi grâce à son étalonnage bien spécifique. Cet étalonnage est décomposé en deux étapes.

La première est un calibrage classique d'Analyseur de Réseaux Vectoriel (ARV) de type **SOLT** (Short, Open, Load et Thru) pour les mesures en « connectorisé » ou **LRRM** (Line Reflect Reflect Match) pour les mesures « on wafer ».

La seconde étape consiste à mesurer très précisément l'onde (a1) en amplitude et en phase. Les étalons utilisés pour cet étalonnage sont le wattmètre et le générateur de référence HPR (Harmonic Phase Reference). Ce générateur de référence (HPR) est un générateur multi-harmonique et constitue l'étalon de phase. La fréquence incidente au HPR doit être comprise

entre 0.7 GHz et 1.2 GHz. Ainsi, si l'on désire étalonner le LSNA pour une mesure dont le fondamental est à 3 GHz, on injectera un signal de 1 GHz au HPR pour n'utiliser que certains des harmoniques issus de la SRD lors de l'étalonnage du LSNA.

Ainsi, grâce au calibrage relatif (identique à celui d'un ARV) mais aussi au calibrage de référence absolue en amplitude (wattmètre) et en phase (HPR), nous avons accès à la matrice d'erreur du LSNA pour la mesure des ondes absolues (Figure 106) à chaque fréquence.

$$\begin{array}{c}
 \text{Quantités dans} \\
 \text{le plan du DST}
 \end{array}
 \begin{bmatrix}
 a_{\text{dst}1}(f) \\
 b_{\text{dst}1}(f) \\
 a_{\text{dst}2}(f) \\
 b_{\text{dst}2}(f)
 \end{bmatrix}
 =
 \begin{array}{c}
 \text{Calibrage en} \\
 \text{amplitude}
 \end{array}
 |K(f)| \cdot e^{j \cdot \varphi(K(f))}
 \begin{array}{c}
 \text{Calibrage en} \\
 \text{phase}
 \end{array}
 \begin{array}{c}
 \text{Calibrage classique ARV} \\
 \text{(SOLT ou LRRM)}
 \end{array}
 \begin{bmatrix}
 1 & \beta_1(f) & 0 & 0 \\
 \gamma_1(f) & \delta_1(f) & 0 & 0 \\
 0 & 0 & \alpha_2(f) & \beta_2(f) \\
 0 & 0 & \gamma_2(f) & \delta_2(f)
 \end{bmatrix}
 \begin{array}{c}
 \text{Quantités} \\
 \text{mesurées}
 \end{array}
 \begin{bmatrix}
 a_{m1}(f) \\
 b_{m1}(f) \\
 a_{m2}(f) \\
 b_{m2}(f)
 \end{bmatrix}$$

Figure 106 : matrice d'erreur du LSNA pour la mesure d'ondes absolues

2.e. Mesures LSNA en mode CW

Les mesures présentées dans cette partie ont été effectuées en deux temps. Une première campagne de mesures a été réalisée au CNES, puis une seconde dans notre laboratoire (IRCOM).

Les mesures LSNA présentées ont été effectuées sous 50 Ohms mais aussi dans un environnement load-pull. Dans tous les cas, l'onde excitatrice est de type CW de fréquence fondamentale égale à 10 GHz. Le transistor mesuré est toujours le transistor HEMT AlGaIn/GaN 8x125 QQ0104C.

Remarque : les cycles de charge qui vont être présentés dans la suite sont les cycles de charge extrinsèques.

i _____ à 10 GHz chargé sur Z_{opt}

Les mesures LSNA du transistor ont été effectuées pour un point de polarisation de repos égal à $V_{gs0} = -6.5$ V et $V_{ds0} = 19.5$ V, pour un signal d'entrée de type CW à la fréquence de 10 GHz. Les impédances de fermeture réellement présentées au transistor sont :

$$Z_{load}(f_0) = (23.3 + j \times 10.74) \text{ Ohms}$$

$$Z_{load}(n.f_0) = 50 \text{ Ohms}, \text{ avec } n > 1$$

Les fréquences considérées lors de la comparaison mesures-modèle sont f_0 , $2f_0$ et $3f_0$.

Les résultats obtenus pour une puissance incidente de 24.5 dBm sont présentés à la Figure 107. Nous remarquons que l'allure générale des courbes est bien respectée, mais par contre les valeurs des amplitudes sont différentes, surtout coté grille. Cette différence est aussi visible sur la puissance de sortie. Pour une même puissance injectée de 24.5 dBm, nous avons une différence de l'ordre de 0.65 dB sur la puissance de sortie.

L'explication avancée de cette différence est la suivante : le transistor mesuré avec le LSNA pour l'ensemble de cette campagne de mesures temporelles grand signal est un transistor possédant des caractéristiques différentes de celui qui a été modélisé, bien qu'appartenant à la même plaque (QQ0104C).

Le transistor modélisé est celui qui a été mesuré en load-pull « classique ». Les conditions de polarisation, d'excitation, et de charges sont quasi identiques entre les mesures load-pull et les mesures LSNA. Or, dans le cas des mesures load-pull, pour une puissance d'entrée de 24.5 dBm, la différence de puissance entre la mesure et le modèle était de l'ordre de 0.05 dB (Figure 108). Du fait de la dispersion entre ces deux transistors, seules les formes d'ondes seront prises en considération dans toute la suite de cette étude.




Figure 107 : comparaison mesures-modèle des ondes tensions courants en entrée et en sortie du transistor HEMT 8x125 QQ0104C pour une puissance injectée de 24.5 dBm à la fréquence de 10 GHz chargé sur une impédance $Z_{load} = 23.3 - j \times 10.74$




Figure 108 : comparaison mesure grand signal CW en load-pull « classique » à 10 GHz du transistor HEMT 8x125 QQ0104C originel avec son modèle

ii _____ à 10 GHz chargé sur 50 Ohms

Les conditions de mesures dans ce cas sont identiques à celles présentées précédemment, sauf la tension de polarisation de drain qui est de 24 V (-6.5 V, 24 V) et l'impédance de charge. L'impédance de charge présentée est théoriquement égale à 50 Ohms. Or, après vérification (à partir des ondes a_2 et b_2 mesurées) les impédances de fermeture réellement présentées au transistor sont :

$$Z_{load}(f_0) = (59.6 - j \times 7.5) \text{ Ohms}$$

$$Z_{load}(n.f_0) = 50 \text{ Ohms}, \text{ avec } n > 1$$

Par conséquent, ce sont ces dernières qui sont utilisées lors de la simulation. Nous constatons une fois de plus que la forme des courbes est bien représentée, mais les amplitudes des ondes tension courant incidentes et réfléchies sont différentes. Pour une puissance d'entrée de 28.2 dBm, la différence sur la puissance de sortie est de 1.1 dB. Le niveau moyen du courant de drain mesuré est inférieur à celui du modèle ce qui entraîne un « décalage vertical » du cycle de charge de sortie.




Figure 109 : comparaison mesures-modèle des ondes tensions courants en entrée et en sortie du transistor HEMT 8x125 QO0104C chargé sur une impédance voisine de 50 Ω pour une puissance injectée de 28.2 dBm à la fréquence de 10 GHz

IV. Quelques simulations complémentaires

IV.A. Simulation load-pull en régime impulsionnel

Nous présentons dans cette partie le comportement du modèle du transistor HEMT 8x125 QQC dans un environnement de type load-pull pulsé. Ces conditions de fonctionnement sont typiquement celles rencontrées lors d'applications Radar. Sans y superposer de mesures, nous pouvons toutefois vérifier le comportement qualitatif des résultats de simulations en ce qui concerne la forme des signaux de sortie.

Le transistor est polarisé avec une tension de repos égale à $V_{gs0} = -7$ V et $V_{ds0} = 0$ V et une polarisation instantanée $V_{gsi} = -7$ V et $V_{dsi} = 20$ V (classe AB). La durée et la période des pulses DC et RF sont identiques et ont respectivement pour valeurs 50 μ s et 200 μ s. La puissance incidente, à la fréquence de 10 GHz, est de 333 mW. L'impédance de charge à f_0 est : $Z_{load}(f_0) = (16.2 + j \times 12.1)$ Ohms.

Les résultats obtenus sont présentés à la Figure 110. Cette simulation permet de faire apparaître deux constantes de temps thermiques. Ces deux constantes de temps sont dues à l'auto-échauffement du transistor.

Une première constante de temps thermique lente déforme le train de pulses. La puissance de l'enveloppe du train d'impulsions diminue au cours du temps jusqu'à atteindre un certain niveau d'équilibre ($t \geq 2$ ms).

La seconde, plus rapide, affecte la puissance de sortie à l'intérieur même du pulse. Pour une puissance d'entrée de 0.333 W, la puissance de sortie perd environ 5% de sa valeur maximum, pour une durée de pulse de 50 μ s.




Figure 110 : simulation load-pull en régime impulsionnel du transistor HEMT 8x125 QQ0104C @
 $F_o = 10 \text{ GHz}$ pour une polarisation en classe AB

IV.B. Evaluation de la robustesse du modèle

Cette « mini » étude est faite dans le but d'évaluer la robustesse de convergence du modèle lorsque celui-ci est soumis à un signal d'excitation RF en mode CW de grande amplitude. Les conditions de simulations sont identiques à celles qui ont été faites dans le cas de la validation load-pull CW @ 10 GHz (III.B.1.b), à savoir une polarisation de repos égale à $V_{gs0} = -7$ V et $V_{ds0} = 20$ V, une impédance de charge $Z_{load}(f_0) = (16.2 + j \times 12.1)$ Ohms. La fréquence du signal d'excitation est de 10 GHz.




Figure 111 : comportement du modèle vis à vis d'un signal RF CW de grande amplitude à 10 GHz

D'après la Figure 111, nous pouvons faire deux constats :

- lorsque la puissance incidente devient supérieure à 35 dBm, la puissance de sortie commence à décroître et perd environ 4.5 dB quand P_e atteint 46.7 dBm (auto-échauffement du transistor).
- durant cette excursion de la puissance d'entrée (de 0 à 46.7 dBm), il n'apparaît aucune discontinuité dans les courbes de puissance et de gain (28.8 dB de compression).

V. Conclusion

Nous avons présenté dans ce chapitre un modèle phénoménologique de transistor HEMT GaN pour la CAO des circuits. Ce modèle non linéaire a été conçu à partir de mesures $I(V)$ et paramètres $[S]$ en mode impulsif, autour d'un point de fonctionnement donné. Il comporte, outre l'effet fondamental des transistors à effet de champ, la prise en charge des courants de conduction de grille, de l'avalanche, et un calcul dynamique de la température du composant.

Ce modèle a été validé par de nombreuses mesures complémentaires, dont des mesures de formes d'ondes temporelles en environnement load-pull avec un LSNA. Par ailleurs, des tests de robustesse numérique ont été effectués : ils ont montré un comportement très sain du modèle soumis à de fortes contraintes. Ce modèle nous apparaît donc être un très bon compromis entre la précision de simulation, le nombre de phénomènes pris en compte et l'efficacité de sa mise en œuvre dans un logiciel de CAO.

Bibliographie

- [93] J.Portilla, M. Campovecchio, R. Quere, J. Obregon, "A new coherent extraction method of FETs and HEMTs models for MMIC applications," GaAs Symposium, Torino, Avril 1994
- [94] G. Dambrine, A. Cappy, F. Heliodore, and E. Playez, "A new method for determining the FET small-signal equivalent circuit", IEEE Trans. Microwave Theory Tech., vol. 36, no. 7, pp. 1151-1159, July 1988
- [95] Y. Tajima, P.D. Miller, "Design of Broad Band Power GaAs FET Amplifiers," IEEE Trans. on MTT, vol 32, n°3, 1984
- [96] J.P.Viaud, "Modélisation non linéaire des transistors microondes. Application à la conception d'amplificateurs de puissance en technologie MMIC", Thèse de Doctorat, Université de Limoges, n° d'ordre 16-96, Mars 1996
- [97] Stéphane Forestier, "Gestion dynamique de la génération de puissance en hyperfréquence pour des modulations numériques : application à l'optimisation des performances d'un amplificateur millimétrique " Thèse de doctorat, Université de Limoges, Octobre 2003
- [98] D. Rytting, "An analysis of vector measurement accuracy enhancement techniques.", Proc. Hewlett Packard RF & Microwave Symposium, pp. 976-987, March 1982
- [99] A. Ferrero, U. Pisani, "An improved calibration technique for on wafer large signal transistor characterization .", IEEE Transactions on Instrumentation and Measurement, Vol. 42, N°2, pp. 360-364, (April 1993)
- [100] Denis Barataud, "Etude et conception de systèmes de caractérisation fonctionnelle dans le domaine temporel de transistors de puissance radiofréquences et microondes", Thèse de doctorat, Université de Limoges, Octobre 1998
- [101] Tony Gasseling, "Caractérisation non-linéaire avancée de transistors de puissance pour la validation de leur modèle CAO", Thèse de doctorat, Université de Limoges, Novembre 2003.
- [102] J. Verspecht, "Calibration of a Measurement System for High Frequency Nonlinear Devices", Doctoral Dissertation - Vrije Universiteit Brussel, November 1995
- [103] W. Van Moer, "Development of New Measuring and Modelling Techniques for RFICs and their Nonlinear Behaviour", PhD Thesis, Vrije Universiteit Brussel, June 2001

- [104] Tibault Reveyrand, “Etude préliminaire pour la mise en place d’un système de mesure de formes d’ondes temporelles multi-harmonique au moyen de sondes Haute-Impédance“, Rapport d’avancement Post-Doctoral n°1, CNES IRCOM Agilent NMDG, Novembre 2002
- [105] Tibault Reveyrand, “ Mesures de formes d’ondes temporelles multi-harmoniques avec le LSNA ; mise en place expérimentale du calibrage des sondes Haute- Impédance“, Rapport d’avancement Post-Doctoral n°2, CNES IRCOM Agilent NMDG, Février 2003
- [106] J. Verspecht, P. Debie, A. Barel, L. Martens, “Accurate on wafer measurement of phase and amplitude of the spectral components of incident and scattered voltage waves at the signal ports of a non-linear microwave device”, Conference record of the IEEE Microwave Theory and Techniques Symposium 1995, Orlando, Florida, USA, pp.1029-1032, May 1995
- [107] J.P. Teyssier, S. Augaudy, D. Barataud, J.M. Nébus, R. Quéré, “Large-signal time domain characterization of microwave transistors under RF pulsed conditions”, ARFTG Spring 2001 Digest, 25 may 2001, Phoenix, AZ, pp.45-48
- [108] Charbonniaud, C.; Teyssier, J.P.; Quere, R., “Time-domain pulsed large-signal non-linear characterization of microwave transistors“, Microwave Conference, 2003. 33rd European , Volume: 1, 7-9 Oct. 2003, Pages:241 – 244

Conclusion générale et perspectives

L'utilisation de matériaux grand gap, et tout particulièrement l'emploi du nitrure de gallium semble être une solution intéressante pour la génération de puissance aux fréquences micro-ondes.

Les HEMTs réalisés à partir du matériau GaN présentent actuellement les meilleures performances mondiales pour la génération de puissance RF, et ce malgré le manque de maturité de cette technologie (pas de substrat en GaN à grande échelle, introduction de défauts structuraux lors des différentes phases de fabrication). Cependant, au vu de ses paramètres physiques, ce matériau bénéficie d'un effort de recherche mondial important.

Nous avons effectué une analyse détaillée des effets de la température sur le fonctionnement de ces transistors, ce qui a permis de montrer que l'élévation de température due à l'auto-échauffement dans des conditions normales de fonctionnement avait des répercussions sur le courant de sortie (donc sur la puissance de sortie), mais aussi sur les performances en fréquence. Afin de prendre en compte facilement l'effet de la température dans un modèle CAO de transistor, un modèle thermique à cinq cellules RC a été réalisé.

La présence d'effets de piégeage dans les transistors HEMTs AlGaIn/GaN est une autre limitation. L'étude des effets des pièges en fonction des tensions de polarisation a montré que la puissance de sortie était considérablement affectée si des pièges étaient présents dans le semi-conducteur. Nous avons réalisé une étude de l'effet kink dans les transistors PHEMTs GaAs, basée sur l'analyse simultanée des courants de drain et de grille. Elle montre l'implication directe du phénomène d'ionisation par impact et des effets des pièges dans celui-ci.

Enfin, nous avons extrait un modèle phénoménologique utilisant des équations analytiques à partir des mesures $I(V)$ et paramètres $[S]$ en mode impulsionnel. Ce modèle non linéaire électrothermique a été ensuite validé par plusieurs séries de mesures, dont une assez originale de mesures de formes d'ondes temporelles en régime grand signal avec un LSNA. Les résultats de simulations obtenus paraissant assez conformes aux différentes mesures de validation effectuées rendent ce modèle potentiellement utilisable par les concepteurs de HPAs.

Ce travail ouvre plusieurs perspectives d'études complémentaires :

- simulation physique de l'effet kink
- modélisation dynamique de l'influence des pièges
- procédure optimisée de génération de modèle
- mesures temporelles en régime impulsionnel

Nous avons mis en évidence l'effet kink par des mesures en mode pulsé et nous avons avancé une explication physique du phénomène. Cette explication a besoin d'être confirmée par des simulations physiques appropriées.

Nous avons proposé un modèle non linéaire électrothermique de transistor GaN adapté à la CAO des circuits. Ce modèle prend en compte les pertes de performances dues aux pièges autour du point de polarisation de la modélisation. Une étape supplémentaire consiste à introduire dans le modèle du transistor, un modèle relatif aux effets des pièges. Ce travail a déjà été réalisé dans certaines circonstances, cependant la difficulté consiste à obtenir un modèle d'ensemble du transistor qui conserve de bonnes performances pour la CAO des circuits. En effet, il faudra trouver un compromis entre l'efficacité numérique et la précision de représentation des phénomènes dus aux pièges.

Nous avons obtenu un modèle de transistor GaN qui est à notre sens satisfaisant pour la CAO des circuits. Cependant, le processus de génération de ce modèle est très long, avec de nombreuses mesures à réaliser et à stocker, de nombreuses optimisations à mener, et une vérification d'ensemble lourde. Toute cette démarche était indispensable pour arriver à une compréhension globale du fonctionnement de ce transistor et à une modélisation de bonne qualité. Dans l'optique d'un processus de caractérisation et de modélisation plus industriel, il serait maintenant souhaitable d'optimiser les traitements de données afin de pouvoir produire un modèle de la même qualité en un temps raisonnable.

Les mesures temporelles à l'aide d'un LSNA sont très utiles pour vérifier le mode de fonctionnement sous conditions réalistes d'un transistor. La vérification mesures/modèle des formes d'ondes est un critère impitoyable de qualité du modèle. Les transistors GaN sont

particulièrement aptes aux fortes puissances ; aussi pour conserver un contrôle de la température, la mise en œuvre systématique d'un mode impulsionnel du LSNA est quasi indispensable. Ceci sera aussi utile dans le cas de la conception d'amplificateurs fonctionnant en régime pulsé (Radars).

Liste des publications relatives à ce travail

- C. Charbonniaud, T. Gasseling, S. De Meyer, R. Quéré, J.P. Teyssier, D. Barataud, J.M Nébus, T. Martin, B. Grimbert, V. Hoel, N. Caillas, E. Morvan
« **Power Performance Evaluation of AlGaN/GaN HEMTs through Load Pull and Pulsed I-V Measurements** »
GAAS 2004, 11-12 Oct, 2004 Amsterdam

- Charbonniaud, C.; Teyssier, J.P.; Quere, R
« **Time-domain pulsed large-signal non-linear characterization of microwave transistors** »
Microwave Conference, 2003. 33rd European ,Volume: 1 , 7-9 Oct. 2003 , Pages:241 – 244

- Charbonniaud, C.; De Meyer, S.; Quere, R.; Teyssier, J.P.
« **Electrothermal and trapping effects characterisation** »
GAAS 2003, 6-7 Oct, 2003 Munich

- Charbonniaud, C. ; Teyssier J.P. ; Quere R.
« **Caracterisation Non-Lineaire en Mode Impulsionnel dans le Domaine Temporel de Transistors Micro-Ondes** »
JNM Mai 2003 Lille

- De Meyer S.; Charbonniaud, C.; Quere, R.; Campovecchio, M.; Lossy, R.; Wurfl, J.
« **Mechanism of power density degradation due to trapping effects in AlGaN/GaN HEMTs** »
Microwave Symposium Digest, 2003 IEEE MTT-S International ,Volume: 1 , 8-13 June 2003 ,Pages:455 - 458 vol.1

- Butterworth, P. ; Charbonniaud, C. ; Campovecchio, M. ; Nallatamby, J.C. ; Monnier, M.; Lajugie, M.
« **A Balanced Sub-Harmonic Cold FET Mixer for 40GHz Communication Systems** »
GAAS 2003, 6-7 Oct, 2003 Munich

**CARACTERISATION ET MODELISATION ELECTROTHERMIQUE NON-LINEAIRE DE TRANSISTORS A
EFFET DE CHAMP GaN POUR L'AMPLIFICATION DE PUISSANCE MICRO-ONDES**

Résumé

L'objectif de cette étude est d'évaluer les potentialités des transistors HEMTs AlGaIn/GaN pour l'amplification de puissance aux fréquences micro-ondes, à l'aide d'un banc de mesures I(V) et paramètres [S] en régime impulsionnel, et de proposer un modèle précis de ce type de transistors facilement implémentable dans les logiciels de C.A.O. des circuits.

Après un passage en revue des différentes technologies disponibles sur le marché pour l'amplification de puissance, les transistors HEMTs grand gap à base de Nitrures de Gallium apparaissent comme des candidats naturels pour ces applications (Figures de mérites de Johnson, ...). Cependant, ces transistors plus que prometteurs ne sont pas exempts de défauts. En effet, plusieurs phénomènes limitatifs inhérents à la technologie GaN, à savoir l'auto-échauffement et les effets des pièges, doivent être pris en compte lors de la conception des circuits micro-ondes. Une étude de ces différents effets limitatifs en terme de puissance est effectuée. Enfin, un modèle non-linéaire électrothermique d'un transistor HEMT 8x125 μm est présenté, et validé à l'aide de deux banc de mesures fonctionnelles (banc Load-Pull et banc LSNA).

Mots clés : HEMTs GaN, caractérisation impulsionnelle, température, gate-lag, drain-lag, effet kink, modèle non-linéaire électrothermique, LSNA.

**CHARACTERIZATION AND NON-LINEAR ELECTROTHERMAL MODELLING OF GaN FIELD EFFECT
TRANSISTORS FOR MICROWAVE POWER AMPLIFICATION**

Abstract

The aim of this study is to assess the potentialities of HEMTs AlGaIn/GaN transistors for power amplification at microwave frequencies, thanks to a bench in pulsed I(V) and [S] parameters measurement, and to propose a precise model of this type of transistor easily implemented in circuit C.A.D software.

After considering the different technologies available on the market for power amplification, wide gap HEMTs transistors based on Gallium Nitrides appear as natural candidates for these applications (Johnson's Figures of Merit,...). However these more than promising transistors are not infallible. Indeed, several restrictive phenomena inherent to GaN technology, that is to say self-heating and trapping effects, must be taken into account in the process of designing microwave circuits. A study of these various restrictive phenomena in terms of power is carried out. Lastly, a non-linear electrothermal model of a HEMT 8x125 μm transistor is presented, and validated thanks to two functional measurement benches (Load-Pull Bench and LSNA Bench).

Key words : HEMTs GaN, pulse characterization, temperature, gate-lag, drain-lag, kink effect, electrothermal non-linear model, LSNA.